Энциклопедия PC
.pdf286 Глава6. Электроннаяпамять
Сейчас для SDRAM, применяемой в ОЗУ, от частоты 66 МГц перешли к частотам 100 и 133 МГц (РС100 и РС133 соответственно), что при традиционной разрядности шины 8 байт обеспечивает пиковую производительность 800 и 1064 Мбайт/с соответственно. Модули DDK SRDAM с маркировкой РС1600 и РС2100 обеспечивают пиковую производительность 1600 и 2100 Мбайт/с, у них удваиваются частоты 100 и 133 МГц соответственно. А дальше планируется память DDRII SDRAM, в которой частота передачи уже учетверенная. У модулей RDRAM числа в названии (600, 700 и 800) обозначают округленную частоту (2 х 300, 2 х 356 и 2 х 400 МГц) схода двухбайтных данных с конвейера RDRAM. Таким образом, их пиковая производительность составляет 1200, 1424 и 1600 Мбайт/с — до появления DDR SDRAM эти цифры казались внушительными.
Эта теоретическая производительность не учитывает накладные расходы на регенерацию и подразумевает, что требуемые страницы уже открыты. Пиковая производительность интересна на передаче пакетов, причем удлинение пакетов уменьшает влияние начальной задержки на производительность памяти. Однако все это хорошо только при последовательных обращениях. При произвольных обращениях время доступа «обойти» все равно не удается. А поскольку к памяти обращается не только процессор(ы), но и другие абоненты (порт AGP, мастеры шины PCI), характер обращений к памяти в современных компьютерах далек от последовательного. На реальном произвольном потоке запросов производительность, конечно же, будет ниже. Повышение частоты SDRAM с 66 до 100 МГц на первый взгляд должно дать повышение производительности памяти на 50 %, но реальный прирост получается около 20 %.
Потенциальные возможности почти одновременного обслуживания множества запросов, предоставляемые микросхемами SDRAM и RDRAM, будут реализованы лишь при достаточно «умном» контроллере памяти. От его предусмотрительности эффективность памяти зависит, пожалуй, больше, чем у простых модулей FPM и EDO DRAM. Контроллер может и не закрывать страницу после каждого обращения к памяти, он может держать открытыми несколько страниц в разных банках памяти. Но что потребуется дальше, контроллер не знает. Если он оставит страницу открытой и следующее обращение произойдет к той же странице, время будет выиграно (случай попадания). Если же произойдет обращение к другой странице того же банка, придется сначала деактивиро-вать банк (закрыть страницу), выждать некоторое время предварительного заряда и только после этого начинать полный цикл обращения (случай промаха). Применение виртуальных каналов (VC DRAM) открывает чипсету больше возможностей для оптимизации планирования обращений к памяти, чем в SDRAM (не говоря уже о DRAM). Заметим, что внедрение канальных буферов изменяет политику контроллера памяти в плане удержания строк в открытом состоянии, поскольку цена выигрыша и потерь времени от попаданий и промахов меняется.
Одним из способов повышения производительности динамической памяти является помещение статической кэш-памяти прямо на кристалл памяти. Такая двухступенчатая память уже серийно выпускается и применяется в некоторых моделях PC. Эта архитектура реализована в микросхемах CDRAM (Cached DRAM) — продуктах фирм Mitsubishi и Samsung. Микросхемы CDRAM емкостью 4 и 16 Мбит имеют 16-кбайтный кэш статической памяти со 128-битной внутренней шиной
6.2. Динамическаяпамять 287
данных. Другая линия — EDRAM (Enhanced DRAM) — продукция фирмы Ramtron International. Микросхемы EDRAM емкостью 4 Мбит имеют 8-кбайтный кэш статической памяти с разрядностью внутренней шины данных — 2048 бит. Память с внутренним кэшем существенно эффективнее обычной комбинации DRAM и вторичного кэша, особенно в многозадачных системах, где переключение задач приводит квысокой частоте кэш-промахов обычного кэша.
Динамическая память для графических адаптеров (VRAM, WRAM, MDRAM, RDRAM, SGRAM) будет рассмотрена вглаве 8.
6.2.8. Микросхемыдинамическойпамяти
СовременныемикросхемыDRAM имеютемкость1-512 Мбит, времядоступа45250 неиобычноорганизованыпо1, 4, 8, 9, 16, 18, 32 и36 битвкорпусесобщими управляющими и адресными сигналами. Микросхемы разрядностью 16/ 18 бит состоятиздвухполовинпо8/9 бит, этиполовиныимеютраздельныесигналыCAS# или (и) WE#, что обеспечивает возможность побайтного обращения. Микросхемы 32/36 бит делятся на четыре части. В зависимости от модификации микросхемы выборбайтдлязаписиможетосуществлятьсялибодвумя(четырь-ия) раздельными линиями CAS# (CASL# для младшего байта, CASH* длястаршего) приобщейлинии WE#, либораздельнымилиниямиWE# приобщейлинииCAS#.
Существуют 4-битные микросхемы с раздельными сигналами CAS# — QCAS iQuadro CAS), предназначенныедляхранениябитпаритетасразучетырехбайт.
Маркировка микросхем несет информацию об изготовителе, объеме и организации матрицы, типе памяти, быстродействии, напряжении питания, дате изготовления и некоторую другую. Единой строгой системы, применимой ко всем микрогхемам, нет. В обозначении можно выделить основную цифровую часть, которая 1Ля старых микросхем (емкостью до 1 Мбит) имеет примерно следующий вид: 4ХС-Т. ЗдесьN — разрядностьячеек, битС= 64, 128, 256, 000... — количествоячеек i64:64K, 000:1М); Т — время доступа в наносекундах или десятках наносекунд. Первая цифра «4» обозначает класс памяти — динамическая, но вместо нее могут астречатьсяидругиецифрыикомбинации(например, 5, 51). Примерыобозначений: 41256 — микросхема256 Kxl, 44256 — микросхема256 Кх4.
Для новых микросхем разрядность обычно указывается последними тремя лфрами основной части: 000, 100 — 1 бит; 400, 800 и 160 — 4, 8 и 16 бит соответственно. Ненулевое значение последней цифры может задавать тип памя-гл (например, EDO). Перед разрядностью указывается общий объем памяти в мегабитах. Перед цифровой частью обычно стоит закодированное имя производителя:
•ЯМ - Hitachi;
•ЯУ - Hyundai;
•КМ— Samsung;
•М - OKI;
•МСМ— Motorola;
•МТ— Micron;
•ТММ- Toshiba;
288Глава 6. Электроннаяпамять
«TMS — Texas Instruments;
ж (n)PD-NEC.
I
После цифровой части через дефис или букву, определяющую тип корпуса, указывается спецификация быстродействия — время доступа в единицах или десятках наносекунд. Быстродействие может указываться и отдельной надписью, например -6 и -60 означают время доступа 60 не. Примеры основной части обозначения:
*1000, 11001Мх1бит;
*4000, 4100 - 4Мх1; 4400 - Шх4бит;
т 16400, 17400, - 4Мх4; 16100 - 16Мх1; 16160 - 1Мх16; * 64400 - 16Мх4; 64800 - 8Мх8; 64160 - 4Мх16.
Например, микросхема MCM417400J70 является 16-мегабитной четырехразрядной микросхемой памяти с временем доступа 70 не. Буква J обозначает тип корпуса SOJ (что, впрочем, при взгляде на нее и так очевидно) и является разделителемдляполяспецификациибыстродействия. Производитель— Motorola.
К сожалению, эта форма обозначения соблюдается далеко не всегда, к примеру есть16-мегабитнаямикросхемасобозначением2100.
Микросхемы могут упаковываться в DIP-, ZIP-, SOJили TSOP-корпуса, устанавливаемыев«кроватки» илинапаиваемыенаплату.
шDIP — (Dual In-line pin Package) — корпус с двухрядным расположением штырьковых выводов. Применялся для микросхем емкостью до 1 Мбит, устанавливаемых на системных платах XT, AT-286 и ранних АТ-386 и на графическихадаптерахVGA, SVGA.
шZIP (Zigzag In-line Pin Package) — корпус с зигзагообразным расположением штырьковых выводов. Иногда применяется на системных платах для установкивидеопамяти.
жSOJ (Small Outline J-Lead) — малогабаритный пластмассовый корпус с выводами, загнутыми в форме буквы J. Предназначен для поверхностного монтажа (используется в большинстве модулей SIMM и DIMM) или установкивспециальные«кроватки» (награфическихадаптерах).
«TSOP (Thin Small Outline Package) — тонкий пластмассовый корпус (при-
мерно в два раза тоньше SOJ) для поверхностного монтажа. Шаг выводов
— 0,8 мм.
«TSOP-II — тоже, носшагомвыводов0,65 мм.
ш EGA (Ball Grid Array) — корпус с матрицей шариковых выводов на нижней плоскости, применяетсядлямикросхемRDRAM.
Цоколевка распространенных микросхем, устанавливаемых в «кроватки», приводитсянарис. 6.15-6.17, назначениесигналовсм. втабл. 6.2.
Микросхемы SDRAM (рис. 6.18) выпускаются с 4-, 8- и 16-битной организа цией. У этих микросхем используются раздельные выводы питания запоминаю
щего ядра (Vss и Vcc) и выходных буферов |
(Vssq и Vccq). Номинал питания |
|||||
и |
ядра |
и |
буферов |
— |
3,3 |
В. |
j
6.2. Динамическаяпамять 289
A8C |
2 |
15 |
Wss |
|
|
|
|
|
Dout |
3 |
|
|
|
|
CAS# |
Din С |
3 |
14 |
JDout |
|
|
|
|
|
|
Df |
s |
2 |
|||
WE#C |
4 |
13 |
Din |
|
1 |
26 |
Vss |
Din |
5 |
|
4 |
Vss |
|||
RAS# |
5 |
12 |
3A6 |
WE# |
|
|
|
Dout |
RAS# |
7 |
|
|
^ |
6 |
WE# |
|
2 |
25 |
|
a |
|||||||||||
C АО |
6 |
11 |
3A7 |
RAS# |
|
3 |
24 |
CAS# |
NC |
9 |
|
a |
a |
8 |
A10* |
СA2C |
7 |
10 |
]Vss |
NC |
|
4 |
23 |
NC |
АО |
1 |
|
a |
a |
10 |
NC |
A1 C |
8 |
9 |
DDout |
A10* |
|
5 |
22 |
A9 |
A2 |
1 |
|
a |
a |
12 |
A1 |
Vcc С |
|
|
3CAS |
|
|
|
|
|
Vcc |
1 |
|
D |
a |
14 |
A3 |
DinC |
|
|
# ]A9 |
|
|
|
|
|
|
3 |
|
D |
a |
|
|
DIP- |
АО С |
|
9 |
18 |
] A3 |
|
|
|
|
||||||
WE#C |
3A8 |
|
A5 |
1 |
|
D |
a |
16 |
A4 |
||||||
16 |
|
|
|
||||||||||||
RAS# |
256K х |
3A7 |
А1 С |
|
10 |
17 |
3 A7 |
A7 |
1 |
|
a |
a |
18 |
A6 |
|
C |
|
|
|
9 |
|
'• |
|
20 |
AS |
||||||
A10*C |
2 |
17 |
|
А2 С |
|
11 |
16 |
3 A6 |
|
|
|
|
|
||
АОС |
3 |
16 |
|
A3 С |
|
12 |
15 |
3 A5 |
|
ZIP-20 |
|
|
|||
AU |
4 |
15 |
|
Vcc С |
|
13 |
14 |
3 A4 |
|
1 M x 1 |
|
|
|||
A2C |
5 |
14 |
|
|
|
|
|
|
|
4 M x 1 |
|
|
|||
|
|
SOJ-26/20 |
|
|
|
|
|||||||||
АЭС |
6 |
13 |
|
|
|
|
|
|
|
|
|
|
|||
Vcc С |
7 |
12 |
|
|
|
1 M x 1 |
|
|
|
|
|
|
|
|
|
|
8 |
11 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
4 M x 1 |
|
|
|
|
|
|
|
|
|||
|
9 |
10 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DIP18
Рис. 6.15. РасположениевыводоводнобитныхмикросхемDRAM
(выводА10 умикросхемIMxl неиспользуется)
OE#C |
14e |
Vss |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DQ1 C |
DQ4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
DQ2C |
CAS# |
DQ1C |
|
1 |
9fi |
3 Vss |
OE# |
1 |
|
* |
|
* |
|
2 |
CAS# |
||
WE* С |
2 |
17 |
DQ3 |
DQ2C |
|
2 |
25 |
1 DQ4 |
|
|
|
||||||
RAS# |
3 |
16 |
АОA1 |
WE#C |
|
3 |
24 |
1 DQ3 |
DQ3 |
3 |
|
* |
|
« |
|
4 |
DQ4 |
|
Vss |
5 |
|
|
|
6 |
DQ1 |
||||||||||
C A6C |
4 |
15 |
A2 A3 |
RAS# |
|
4 |
23 |
3 CAS# |
DQ2 |
7 |
|
a |
|
k |
|
8 |
WE# |
A5C |
5 |
14 |
A7 |
А9*С |
|
5 |
22 |
3 ОЕ# |
RAS# |
9 |
|
D |
|
|
|
1 |
A9* |
A4C |
6 |
13 |
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
АО |
1 |
|
a |
|
|
|
0 |
|
|||
1 |
|
|
|
|
|
|
|
|
|
|
|
||||||
Vcc |
7 |
12 |
|
АО С |
|
9 |
18 |
А8 |
A2 |
1 |
|
D |
|
a |
|
1 |
A1 |
DIP-18 |
|
|
|
|
|
|
|
Vcc |
3 |
|
a |
|
a |
|
2 |
A3 |
|
64Kx4 |
|
|
|
А1С |
|
10 |
17 |
А7 |
A5 |
1 |
|
D |
|
|
|
1 |
A4 |
|
|
|
|
A7 |
5 |
|
a |
|
|
|
4 |
A6 |
|||||
|
|
|
А2С |
|
11 |
16 |
А6 |
|
|
|
|
||||||
|
|
|
|
|
|
1 |
|
^ |
|
|
|
1 |
A8 |
||||
|
|
|
|
АЭС |
|
12 |
15 |
А5 |
|
|
|
|
|
||||
|
|
|
|
|
|
7 |
|
4, |
|
|
|
6 |
|
||||
|
|
|
|
Vcc С |
|
13 |
14 |
А4 |
|
|
|
|
|
|
|||
OQ1C |
|
|
IVss |
|
|
ZIP-20 |
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
||||||||
1 ^20 |
|
SOJ-26/20 |
|
|
256K x 4 |
|
|
||||||||||
DQ2C |
2 |
|
1DQ4 |
|
|
|
|
|
|||||||||
W€*C |
19 3 |
3 D Q 3 |
|
256Кх4 1 Мх4 |
|
1 M x 4 |
|
|
|||||||||
«AS» |
18 4 |
]CAS# |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
С A9- |
17 5 |
]OE# |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C АО |
16 6 |
1A8 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
СA1 C |
15 7 |
]A7 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A2C |
14 8 |
]A6 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
АЭС |
13 9 |
]A5 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Vcc С |
12 10 |
1A4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DIP-20 2S6Kx4
Ш х 4
Рис. 6.16. РасположениевыводовчетырехбитныхмикросхемDRAM (выводА9 умикросхем25бКх4 неиспользуется)
290 Глава6. |
Электроннаяпамять |
|||
VccC |
|
|
|
] Vss |
1 |
Ч «У |
40 |
||
DQ1 С |
2 |
39 |
|
3 DQ16 |
DQ2C |
3 |
38 |
|
3 DQ15 |
DQ3C |
4 |
37 |
|
] DQ14 |
DQ4 [ |
5 |
36 |
|
] DQ13 |
VccC |
б |
35 |
|
3 Vss |
DQ5C |
7 |
34 |
|
3 DQ12 |
DQ6C |
8 |
33 |
|
3 DQ11 |
DQ7C |
9 |
32 |
|
3 DQ10 |
DQ8C |
10 |
31 |
|
3 DQ9 |
PQQC |
11 |
30 |
|
3 PQ1 |
NC С |
12 |
29 |
|
3 CASL# |
WE#C |
13 |
28 |
|
3 CASH* |
RAS#C |
14 |
27 |
|
3 OE# |
NCC |
15 |
26 |
|
3 A8 |
АОС |
16 |
25 |
|
3 A7 |
A1C |
17 |
24 |
|
3 A6 |
A2C |
18 |
23 |
|
3 A5 |
A3 С |
19 |
22 |
|
3 A4 |
VccC |
20 |
21 |
|
3 Vss |
SOJ-400mil
256Kx1
6256K x
18
Рис. 6.17. РасположениевыводовдвухбайтныхмикросхемDRAM
Микросхемы DDK SDRAM отличаются от обычных SDRAM наличием дополнительных сигналов, а также напряжением питания и уровнями интерфейса. Пи-
тание SDRAM — VDD = 3,3 В, уровни сигналов — LVTTL (Low Voltage TTL — низ-
ковольтная ТТЛ). Питание DDK SDRAM — VDD = 2,5 В. По уровням сигналов совместима с SSTL_2 (Stub Series Terminated Logic), где для задания порога ис-
пользуется вход VREF - VDD/2 (1,25 В). Входные цепи имеют гистерезис для защиты от «звона», пороги срабатывания — VREF - (0,18 - 0,3) и VREF + (0,18 - 0,3) В. Выходные уровни: UOL - VREF - 0,76 В, UOH - VREF + 0,76 В. В выходные цепи устанавливаются последовательные резисторы 25 Ом, линии оканчиваются терминаторами 25 Ом, напряжениетерминации— VREF.
Микросхемы DDR SDRAM выпускаются объемом 64 Мбит (2М х 32), 128 Мбит
(4М х 32, 8М х 16, 16М х 8, 32М х 4), 256 Мбит (16М х 16, 32М х 8, 64М х 4) и 512 Мбит (32М х 16, 64М х 8, 128М х 4). Микросхемы с 4-, 8- и 16-битной организацией упаковываются в корпуса TSOPII-66 (рис. 6.19); микросхемы с 16/18-битнойорганизациейимеютдвасигналаDQS: UDQS иLDQS (свойдлякаждого байта). 32-битныемикросхемывыпускаютвкорпусахTQFP-100.
Для модулей памяти используются 4- и 8-битные микросхемы, объединяемые шиной — для таких конфигураций пока доступны DDR200 и DDR266. Но для систем с двухточечными соединениями (как правило, на 16- и 32-разрядных микросхемах) достижима частота передачи до 400 Мбит/с на вывод, и уже выпускаются микросхемы с частотой передачи 300 (CAS Latency = 3) и 334 Мбит/с.
VCC С |
1 |
^-^ |
50 |
аvss |
DQO С |
2 |
|
49 |
0 DQ15 |
DQ1 С |
3 |
|
48 |
ИDQ14 |
VSSQ С |
4 |
|
47 |
аDQ13 |
DQ2 С |
5 |
|
46 |
|
DQ3 С |
6 |
|
45 |
аDQ12 |
VCCQ С |
7 |
|
44 |
3 DQ11 |
DQ4 С |
8 |
|
43 |
|
DQ5 С |
9 |
|
42 |
3 DQ10 |
VSSQ С |
10 |
|
41 |
3 VSSQ |
DQ6 С |
11 |
|
40 |
3 DQ9 |
DQ7 С |
12 |
|
39 |
3 DQ8 |
VCCQ С |
13 |
|
38 |
3 VCCQ |
DQML С |
14 |
|
37 |
3 NC |
WE# С |
15 |
|
36 |
3 DQMH |
CAS# С |
16 |
|
35 |
3 CLK |
RAS# С |
17 |
|
34 |
3 NC |
А11 С |
18 |
|
33 |
|
19 |
|
32 |
3 A9 |
|
А10 С |
20 |
|
31 |
3A8 |
АОС |
21 |
|
30 |
3A7 |
А1 С |
22 |
|
29 |
3 A6 |
А2С |
23 |
TSOP-II |
28 |
3A5 |
A3 С |
25 |
27 |
3 A4 3 |
|
|
|
|
26 |
VSS |
|
|
1Mx16 |
|
|
6.2. Динамическаяпамять 291
х8 |
х4 |
|
|
x4 |
x8 |
|
DQO |
NC С |
1 |
>s*->' |
44 |
] VSS |
VSS |
2 |
|
43 |
] NC |
DQ7 |
||
VSSQ VSSQ С |
3 |
|
42 |
] VSSQ VSSQ |
||
DQ1 |
DQO С |
4 |
|
41 |
] DQ3 |
DQ6 |
VCCQ VCCQ С |
5 |
|
40 |
] VCCQ VCCQ |
||
DQ2 |
NC С |
6 |
|
39 |
] NC |
DQ5 |
VSSQ VSSQ С |
7 |
|
38 |
3 VSSQ VSSQ |
||
DQ3 |
DQ1 С |
8 |
|
37 |
] DQ2 |
DQ4 |
VCCQ VCCQ С |
9 |
|
36 |
] VCCQ VCCQ |
||
NC |
NCC |
10 |
|
35 |
3 NC |
NC |
NC |
NCC |
11 |
|
34 |
3 NC |
NC |
WE# WE#C |
12 |
|
33 |
3 DQM DQM |
||
CAS# CAS#C |
13 |
|
32 |
3 CLK |
CLK |
|
RAS# RAS#C |
14 |
|
31 |
3 CLKE CLKE |
||
cs# |
cs#c |
15 |
|
30 |
3 NC |
NC |
A11 |
A11C |
16 |
|
29 |
3 A9 |
A9 |
A10 |
A10C |
17 |
|
28 |
3 A8 |
A8 |
АО |
АО |
18 |
|
27 |
3 A7 |
A7 |
A1 |
A1C |
19 |
|
26 |
3 A6 |
A6 |
A2 |
A2C |
20 |
|
25 |
3 A5 |
A5 |
A3 |
АЗЕ |
21 |
|
24 |
3 A4 |
A4 |
vcc vcc с |
22 |
TSOP-II |
23 |
3 VSS |
VSS |
4Mx4, 2Mx8
х4 |
x8 |
Y16 |
|
|
*1В |
|
|
x8 |
x4 |
VCC |
VCC |
VCC С |
1 |
|
*— ' |
|
ЭVSS |
VSS |
VSS |
NC |
DQO |
DQO С |
2 |
|
53 |
|
ИDQ15 |
DQ7 |
NC |
VCCQ |
VCCQ |
VCCQ С |
3 |
|
52 |
|
a |
VSSQ |
VSSQ |
NC |
NC |
DQ1 С |
4 |
|
51 |
|
D DQ14 |
NC |
NC |
DQO |
DQ1 |
DQ2 С |
5 |
|
50 |
|
Q DQ13 |
DQ6 |
DQ3 |
VSSQ |
VSSQ |
VSSQ С |
6 |
|
49 |
|
3 DQ12 |
VCCQ |
VCCQ |
NC |
NC |
DQ3 С |
7 |
|
48 |
|
NC |
NC |
|
NC |
DQ2 |
DQ4 С |
8 |
|
47 |
|
DQ11 |
DQ5 |
NC |
VCCQ |
VCCQ |
VCCQ С |
9 |
|
46 |
|
3 VSSQ |
VSSQ |
VSSQ |
NC |
NC |
DQ5 С |
10 |
|
45 |
|
DQ10 |
NC |
NC |
DQ1 |
DQ3 |
DQ6 С |
11 |
|
44 |
|
DQ9 |
DQ4 |
DQ2 |
VSSQ |
VSSQ |
VSSQ С |
12 |
|
43 |
|
VCCQ |
VCCQ |
VCCQ |
NC |
NC |
DQ7 С |
13 |
|
42 |
|
DQ8 |
NC |
NC |
VCC |
VCC |
VCC С |
14 |
|
41 |
|
VSS |
VSS |
VSS |
NC |
NC |
DQML С |
15 |
|
40 |
|
] Резерв |
Резерв |
Резерв |
WE# |
WE# |
WE# I |
16 |
|
39 |
|
3 DQMH |
DQM |
DQM |
CAS# |
CAS# |
CAS# I |
17 |
|
38 |
|
] CLK |
CLK |
CLK |
RAS# |
RAS# |
RAS# t |
18 |
|
37 |
|
3 CLKE |
CLKE |
CLKE |
CS# |
CS# |
|
19 |
|
36 |
|
3 A14 |
A14 |
A14 |
A13(BAO) |
A13(BAO) |
A13(BAO) С |
20 |
|
35 |
|
3 A11 |
A11 |
A11 |
A12(BA1) |
A12(BA1) |
A12(BA1) С |
21 22 |
34 33 |
|
3 A9 3 |
A9 A3 |
A9 A8 |
|
A10(AP) |
A10(AP) |
АЮ(АР) С |
|
|
32 |
|
A8 |
|
A7 |
АО |
АО |
АОС |
23 |
|
|
3 A7 |
A7 |
||
A1 |
A1 |
А1 С |
24 |
|
31 |
|
3 A6 |
A6 |
A6 |
A2 |
A2 |
А2Р |
25 |
|
30 |
|
3 A5 |
A5 |
A5 |
A3 |
A3 |
A3 С |
26 |
т |
сгчо и 29 |
|
3 AA4 |
A4 |
A4 |
VCC |
VCC |
VCC С |
27 |
Т |
SOP-II |
|
3 VSS |
VSS |
VSS |
|
|
|
|
|
4/8/16Mx16, 8/16/32Mx8, 16/64Mx4
Рис. 6.18. РасположениевыводовSDRAM TSOP-50, TSOP-44, TSOP-54: у
микросхемна64 и128 Мбитвывод36 неиспользуется
292 Глава6. |
Электроннаяпамять |
|
|
|
|
|||
х4 |
x8 |
X16 |
|
|
|
Х16 |
x8 |
x4 |
VDD |
VDD |
VDD |
1 |
^-У |
66 |
] DQ15 |
VSS |
VSS |
NC |
DQO |
DQO |
2 |
|
65 |
DQ7 |
NC |
|
VDDQ |
VDDQ |
VDDQ |
3 |
|
64 |
: |
VSSQ |
VSSQ |
NC |
NC |
DQ1 |
4 |
|
63 |
3 DQ14 |
NC |
NC |
DQO |
DQ1 |
DQ2 |
5 |
|
62 |
] DQ13 |
DQ6 |
DQS |
VSSQ |
VSSQ |
VSSQ |
6 |
|
61 |
] DQ12 |
VDDQ |
VDDQ |
NC |
NC |
DQ3 |
7 |
|
60 |
NC |
NC |
|
NC |
DQ2 |
DQ4 С |
8 |
|
59 |
] DQ11 |
DQ5 |
NC |
VDDQ |
VDDQ |
VDDQ [ |
9 |
|
58 |
] VSSQ |
VSSQ |
VSSQ |
NC |
NC |
DQ5 С |
10 |
57 |
] DQ10 |
NC |
NC |
|
DQ1 |
DQ3 |
DQ6 С |
11 |
56 |
] DQ9 |
DQ4 |
DQ2 |
|
VSSQ |
VSSQ |
VSSQ С |
12 |
55 |
3 VDDQ |
VDDQ |
VDDQ |
|
NC |
NC |
DQ7 С |
13 |
54 |
] DQ8 |
NC |
NC |
|
NC |
NC |
NC С |
14 |
53 |
] NC |
NC |
NC |
|
VDDQ |
VDDQ |
VDDQ С |
15 |
52 |
] VSSQ |
VSSQ |
VSSQ |
|
NC |
NC |
LDQS С |
16 |
51 |
] UDQS |
DQS |
DQS |
|
NC |
NC |
NC С |
17 |
50 |
] NC |
NC |
NC |
|
VDD |
VDD |
VDD [ |
18 |
49 |
] VREF |
VREF |
VREF |
|
NC |
NC |
NC С |
19 |
48 |
] VSS |
VSS |
VSS |
|
NC |
NC |
LDM С |
20 |
47 |
] UDM |
DM |
DM |
|
WE |
WE |
WE С |
21 |
46 |
] CLK |
CLK |
CLK |
|
CAS |
CAS |
CAS С |
22 |
45 |
] CLK |
CLK |
CLK |
|
RAS |
RAS |
RAS С |
23 |
44 |
] CKE |
CKE |
CKE |
|
CS |
CS |
CS С |
24 |
43 |
] NC |
NC |
NC |
|
NC |
NC |
NC С |
25 |
42 |
] A12 |
A12 |
A12 |
|
BAO |
BAO |
BAO С |
26 |
41 |
] A11 |
A11 |
A11 |
|
BA1 |
BA1 |
BA1 С |
27 |
40 |
] A9 |
A9 |
A9 |
|
A10/AP |
A10/AP |
A10/AP С |
28 |
39 |
JA8 |
A8 |
A8 |
|
АО |
АО |
АОС |
29 |
38 |
] A7 |
A7 |
A7 |
|
A1 |
A1 |
А1 С |
30 |
37 |
] A6 |
A6 |
A6 |
|
A2 |
A2 |
А2 С |
31 |
36 |
] A5 |
A5 |
A5 |
|
A3 |
A3 |
A3 С |
32 TSOP-I |
35 |
] A4 |
A4 |
A4 |
|
VDD |
VDD |
VDD С |
33 |
34 |
] VSS |
VSS |
VSS |
Рис. 6.19. РасположениевыводовDDR SDRAM вкорпусахTSOPII-66
6.2.9. Модулидинамическойпамяти
Динамическая память чаще всего применяется в виде модулей с разрядностью 1, 2, 4 или 8 байт, которые могут устанавливаться пользователем без каких-либо приспособлений. Модули стандартизованы, поэтому обеспечивается взаимная совместимость.
шSIPP и 57ММ-30 — самые первые модули с однобайтной организацией, при- менялисьвплотьдо486-хпроцессоров.
шSIMM-72-pin — 4-байтные модули, применявшиеся на системных платах для 486 и Pentium.
&DIMM-168 — 8-байтные модули для Pentium и выше. Существует два поколения, существенно различных по интерфейсу. Модули DIMM 168-pin Buffered (1-го поколения), как и слоты для них, встречаются редко и с широко распространенными модулями DIMM 2-го поколения несовместимы даже механически (по ключам). Наиболее популярно второе поколение с микросхемами SDRAM. Различают модификации в зависимости
6.2. Динамическаяпамять 293
отналичиябуферовилирегистров науправляющихсигналах: Unbuffered, Buffered иRegistered.
•DIMM-184 — 8-байтные модули DDR SDRAM для системных плат 6-7 поколенийпроцессоров.
•RIMM — 2-байтные модули RDRAM для системных плат 6-7 поколений процессоров.
•50 DIMM (72 и 144-pin) и 50 RIMM — малогабаритные варианты модулей (дляблокнотныхПК).
•AIMM (AGP Inline Memory Module), они же GPA Card (Graphics Performance Accelerator) — 66-контактные 32или 16-битные модули SDRAM, пред-
назначенные для расширения памяти графических адаптеров, встроенных в системнуюплату.
Не пересчитывая контакты, отличить «короткие» SIMM от «длинных» и DIMMмодулей легко по их размеру: длина модуля SIMM-30 pin примерно 89 мм, SIMM72 — 108 мм. Модули DIMM-168 и DIMM-184 имеют одинаковую длину jjoxio 134
мм (5,25"), но у 168-контактных модулей два ключа, а у 184-контакт-янх — один (за счет чего больше контактов); кроме того, у DIMM-184 по две :^х>рези по бокам, а не по одной. Модули RIMM имеют ту же длину, но легко ггдичимыпо меньшему числу контактов — середина краевого разъема свободна уг дамелей. У модулей RIMM микросхемы памяти закрыты пластиной радиатора. Кроме того, их левый ключгораздоближекцейтру, чемуDIMM.
Существуют еще модули SIMM для Macintosh, они длиннее SIMM-30, но «ороче SIMM-72 и к IBM PC не подходят. В компьютерах, предназначенных для применения в качестве серверов или мощных станций, нередко применяются гэишальные платы памяти, позволяющие устанавливать большие объемы ОЗУ. На такие платы также устанавливаются модули SIMM, DIMM или SO DIMM. Шюули памяти применяются и в принтерах (лазерных) — DIMM-168, 100-Pin DIMM, AIMM, SO DIMM-144, но иногда для них требуются и специальные мо-лулн (по конструктивуилипараметрам).
Современные модули памяти имеют шину данных разрядностью 1, 4 или § байт. Кроме основных информационных бит модули могут иметь дополнительконтрольныебитысразличнойорганизацией.
iМодули без контрольных бит (поп Parity) имеют разрядность 8, 32 или 64 бита и допускают независимое побайтное обращение с помощью отдельных длякаждогобайталинийCAS#.
i Модули с контролем паритета (Parity) имеют разрядность 9, 36 или 72 бита и также допускают независимое побайтное обращение, контрольные биты по обращениюприписаныксоответствующимбайтам.
iМодули с генератором паритета (Fake Parity, Parity Generator, Logical Parity)
также допускают независимое побайтное обращение, логические генераторы паритета по чтению приписаны к соответствующим байтам. Действительного контроляпамятионинеобеспечивают.
i Модули с контролем по схеме ЕСС имеют разрядность 36, 40, 72 или 80 бит. Обычноонидопускаютпобайтноеобращениекинформационнымбитам,
294 Глава6. Электроннаяпамять
ноконтрольныебитыунихпривязаныкодномуилинесколькимсигналам CAS#, посколькуЕССподразумеваетобращениесразукцеломуслову.
•ECC-Optimized — модули, оптимизированные под режим ЕСС. От обычных модулей ЕСС они отличаются тем, что могут не обеспечивать побайтное обращениекинформационнымбитам.
*ECC-on-Simm (EOS) — модулисовстроеннойсхемойисправленияошибок. Каждый байт модуля имеет встроенные средства контроля и исправления ошибок, работающие прозрачно. Для системы модули функционируют как обычныепаритетные— вслучаеобнаружениянеисправимойошибкиони генерируют ошибочный бит паритета. Эти модули обеспечивают отказоустойчивость по памяти (Kill Protected Memory) для системныхплат, поддерживающих только контроль паритета. По «благородству» поведения (делают больше, чем «говорят») они являются прямой противоположностьюмодулямсгенераторомпаритета.
Набор сигналов модуля SIMM в основном совпадает с сигналами одиночных микросхем динамической памяти. Основные характеристики распространенных модулей приведены в табл. 6.7, более подробное описание — в следующих разделах.
Таблица6.7. Основныехарактеристикимодулейпамяти |
|
|
|||
Модуль |
Разрядность, |
Объем, |
Тип |
Питание, |
Спецификация |
|
бит |
Мбайт |
|
В |
|
SIMM-30, SIPP |
8(9)* |
0,25-4 |
FPM, EDO |
5 |
60,70,80не |
SIMM-72 |
32 (36) |
1-32 |
FPM, EDO, BEDO |
5 |
50,60,70не |
DIMM-168-I |
64 (72, 80) |
8-256 |
FPM, EDO |
5 |
50,60,70не |
DIMM-168-II |
64 (72, 80) |
8-512 |
FPM, EDO |
5,3,3 |
50,60,70не |
DIMM-168-II |
64 (72, 80) |
8-256 |
SDRAM |
3,3 |
РС66, РС100, |
|
|
|
|
|
РС133 |
DIMM-184 |
64 (72, 80) |
128, 256... |
DDR SDRAM |
2,5 |
PC 1600, РС2100 |
|
|
|
|
|
|
AIMM |
32 |
4 |
SDRAM |
3,3 |
166 МГц |
100-Pin DIMM |
32 |
4-128 |
SDRAM |
3,3 |
100, 125 МГц |
100-Pin DIMM |
32 |
4-32 |
FPM, EDO |
3,3 |
50,60не |
SO DIMM-72 |
32 (36) |
4-32 |
FPM, EDO |
3,3 |
50,60не |
SO DIMM-144 |
64 (72) |
32,64 |
FPM, EDO |
3,3 |
50,60не |
SO DIMM-144 |
64 (72) |
32-256 |
SDRAM |
3,3 |
66, 100, 125, 133 |
|
|
|
|
|
МГц |
RIMM |
16(18) |
64, 96, 128, |
RDRAM |
2,5 |
РС600, РС700, |
|
|
256 |
|
|
РС800 |
* Встолбце«Разрядность» вскобкахуказанаразрядностьсучетомбитовпаритетаилиЕСС.
Спецификация быстродействия у разных типов памяти отражает различные параметры и выбирается исходя из технических и маркетинговых соображений. Для асинхронной памяти указывают время доступа (в наносекундах). Для памяти SDRAM указывается тактовая частота, на которой она работает с достойным значениемлатентности(наболевысокойчастотеона, возможно, ибудетработать, носбольшимзначениемCL). Обозначения РС66, РС100 иРС133 здесь
6.2. Динамическаяпамять 295
ттзже указывают на частоту (отсутствие обозначения соответствует 66 МГц — ювачалу иных спецификаций не было), а также на соответствие спецификаци-см Intel. Для DDR SDRAM числа в спецификации отражают пиковую пропускную способность (Мбайт/с): РС1600 (8 байт, 2 х 100 МГц), РС2100 (8 байт, ; * 133 МГц). Для RDRAM числа в названии (600, 700 и 800) обозначают округленную частоту (2 х 300, 2 х 356 и 2 х 400 МГц) схода двухбайтных данных с шсевейера RDRAM. Таким образом, их пиковая производительность составляет ::•:«). 1424 и 1600 Мбайт/с.
МаркировкамодулейSDRAM, согласноспецификациямIntel, имеетвидPCX-ex- defY, где X — частота, МГц; а = CL (Cas Latency, в тактах), b = Trcd (задержка iASCAS), с = Тгр (время предзаряда RAS), d = Тас (время доступа), е — реви-mt последовательной идентификации (SPD), f — резервный символ, Y — сим-
•са архитектурных особенностей (R — признак наличия регистров, отсутствие ontmcaa означает отсутствие регистров и буферов). Временные характеристики «щются в десятках не, но Тас может задаваться и в наносекундах. Номер реви-т*л SDP может содержать как последнюю цифру, так и обе. Так, модуль РС100-JII-620 работает на частоте 100 МГц при CL = 3 и Тас = 60 не, SPD ревизии 1.2. яс он можетобозначатьсяикакРСЮО-322-60120. МодульPC100-322-620R имеет
•» жепараметры, ноещеснабженирегистрами.
Существуют адаптеры, преобразующие форматы модулей SIMM (SIMMVerter, JEMA/Sorer). Они позволяют, например, сложить из четырех SIMM-30 один SLMM-72 илииздвуходностороннихSIMM-72 сложитьодиндвусторонний. Труд-ас жазвать такие конструктивные решения элегантными и надежными (появляется слишком много механических соединений и контактов), но их применение моет? бытьоправдано придефиците гнезднаплате. Или, например, приналичи^
•вггжрех 4-мегабайтных модулей SIMM-30 можно сделать16-мегабайтк §MVi-72. Следуетпомнитьоповышенной нагрузкенашины, вносимойт~ «суэермодулями» снепомернымколичествоммикросхемипроводников.
Аяемтификация модулей
Автоматической идентификацииналичияитипаустановленашл различные методы, основанные на считывании кг шсмодуля(параллельная или последовательная у
>вании» свойств модуля вовремя начального тес" хагтания.
Методпараллельнойидентификацииначалприме>" 1-30
фирмы IBM. Винтерфейс этих модулей вывода, и по заземленным (на модуле) г 1тьналичиеиобъем установленнойиэ' гредназначались 4 вывода (для ЕСС-кжаформациюобобъеме, быстродейсг выдержалнатискановыхтипог параметры четырьмя битами нер «£мчно заземлены, ачипсетраспо.
1рагаостического обращения кпамя. тараллельной идентификации, a DIM.