5 Выбор и описание интерфейсных микросхем, необходимых для сопряжения разрабатываемого узла с заданным интерфейсом

В качестве интерфейсных микросхем используем буферный регистр К580ИР82, шинный формирователь К580ВА86, сдвоенный дешифратор КМ555ИД4, элемент “и” с ОК.

С помощью элементов логики мы получаем адреса типа: FFFX, а так же условно разделяем их на адреса записи и считывания. По сигналу IORD* происходит запись данных с шины на регистр (К580ВА86).

Микросхема К580ВА86 представляет собой двунаправленный шинный формирователь без инверсии и тремя состояниями на выходе, предназначен для обмена данными между процессором и системной шиной. В зависимости от состояния управляющих сигналов OEиTмикросхемы могут работать в режиме передачиA→B,B→Aили в режиме «выключено»:

при OE= 1,T=1 – направление передачиA→B;

при OE= 1,T=0 – направление передачиB→A;

при OE= 0,T=X– на выводахA,B– 3-е состояние, гдеХ– безразличное состояние.

Микросхема КМ555ИД4 представляет собой сдвоенный дешифратор /демультиплексор. Он может выполнять функции: двойного дешифратора из 2 в 4; двойного демультиплексора с 1 на 4; дешифратора из 3 в 8; демультиплексора с 1 на 8.

Все выходы дешифратора имеют инверсию т.е. активный уровень на выходе - низкий (лог."0").

Микросхема имеет два адресных входа A0 и A1 (выводы 3 и 13). Они служат для одновременного управления выходными состояниями обоих дешифраторов. В каждом дешифраторе имеется отдельный стробирующий вход Sa и Sb (выводы 2 и 14), а также по одному информационному входу Ea (вывод 1), и Eb (вывод 15). Информационный вход первого дешифратора прямой, а второго - инверсный.

Следует отметить, что назначение стробирующих и информационных входов весьма условное, что видно из функциональной схемы ниже. При необходимости любой из этих выводов может быть входом разрешения или входом данных.

Микросхема К580ИР82 – 8-разрядные адресные регистры, используемые для организации запоминающих буферов, адресных защелок и портов ввода-вывода. Предназначены для организации связи с системной шиной. D7-D0 – линии входных данных; Q7-Q0 – линии выходных данных; STB – стробирующий сигнал; OE – разрешение выдачи данных.

Буферные регистры с тремя состояниями на выходах обеспечивают возможность отключения от магистрали под действием управляющих сигналов, а также необходимую нагрузочную способность.

Микросхема представляет собой два логических элемента 2ИЛИ с мощным открытым коллекторным выходом. Корпус К155ЛЛ2. Время задержки распространения при включении не более 25 нс.

Открытый коллектор позволяет обеспечивать правильную работу шины данных: по сигналу CS7, когда ОС (обратная связь со схемы) выдаст 0, сработает элемент “или” и D0* перенаправляется на шину данных.

1,2,6,7 - входы; 3,5 - выходы; 4 - общий; 8 - напряжение питания;

Схема интерфейса представлена в приложении 4.

6. Разработка принципиальной схемы узла, включая схему сопряжения с интерфейсом

Для составления схемы воспользуемся выбранной ранее схемой на основе реверсивных счетчиков, а также рассмотренными выше интерфейсными микросхемами.

Неиспользуемые входы необходимо подключить к источнику питания через резистор.

Также при использовании схем ТТЛ необходимо устанавливать конденсаторы для фильтрации цепи между цепью +5 В и шиной. Для корпусов большой степени интеграции на 3 корпуса ставится конденсатор емкостью 0,1 мкФ/конд.

Принципиальная схема представлена в приложении 5.