Avdeev

61

адреса). На рис. 2.25 показана схема запоминания сигналов ВыбПУ, DA1 и DA0 с помощью D – L триггеров.

Рис. 2.25. Схема запоминания адресных сигналов с помощью D – L триггеров

Фиксация сигналов в АР происходит до появления сигнала ALE, а с его установкой запрещается запись сигналов в АР. Схема ДшУС (см. рис. 2.21) функционирует в соответствии с табл. 2.4.

3.1.Программный обмен

Всистемных интерфейсах выполняются три основных способа обмена данными:программный(условныйибезусловный),программныйспрерываниеми прямой доступ к памяти (ПДП). Программный обмен осуществляется по инициативе задатчика (З) и может иметь как условный, так и безусловный характер. Безусловный обмен заключается в непосредственной передаче данных в регистр адаптера ПУ. Условный обмен состоит в том, что З непрерывно сканирует (опрашивает) флаг готовности адаптера ПУ и как только флаг готовности будет установлен со стороны ПУ, З (например, процессор) осуществляет ввод или вывод данных. Рассмотрим процедуру ввода данных из регистра РВв П с опросом флага готовности (ФГВв). На рис. 3.1 изображена схема координации работы П и ПУ, содержащая порты адаптера: регистр РВв и 1–разрядный регистр состояния (РСВв).

В этом режиме ПУ (устройство ввода) передает в РДВв по линиям BD0–BD7 байт данных и записывает его сигналом строб (СТР). Кроме того, сигнал строб устанавливает бит РСВв, формирующий на своем выходе сигнал ФГВв (флаг готовности), равный 1. Процессор по единичному значению ФГВв определяет, что РДВв по-

63

лон, и осуществляет чтение данных. При выполнении операции чтения ДшУС адаптера (см. рис. 2.3) вырабатывает сигнал ЧтРДВв, осуществляющий чтение содержимого РДВв на шину D0–D7 и сброс бита РСВв (ФГВв). ПУ по ФГВв=0 узнает, что РДВв пуст и снова загружает его, устанавливая ФГВв=1 и т.д. Координация работы ПУ и П в режиме вывод состоит в следующем (рис. 3.2).

По сигналу общий сброс в 1–разрядном регистре РСВыв устанавливается бит

иФГВыв=1,что указывает П о пустомРДВыв.Процессор выполняет операции OUT

изагружает РДВыв байтом данных по линиям D0–D7. Во время выполнения цикла шинызапись(см.рис.2.8)ДшУСадаптераформируетсигналЗпРДВыв,покоторому осуществляется запись данных в РДВыв и сброс флага готовности (ФГВыв = 0). ПУ по сигналу ФГВыв=0 определяет, что РДВыв полон и считывает его содержимое. После этого ПУ формирует сигнал подтверждения приема данных АСК, устанавливающий вновь ФГВыв в единичное состояние. После чего П передает байт данных в РДВыв и т.д.

Режим прерывания выполняется по инициативе ПУ, требует дополнительных аппаратурных затрат, но является более производительным для П, так как П не тратит время на сканирование флага готовности, а может выполнять другую полезную работу. В этом режиме в регистре состояния (РС) используется еще один бит, называемый разрешение прерывания (РП), который устанавливается и сбрасывается со стороны П. Бит РП РС – это бит с передачей бита BDi (0 или 1) из П. На рис. 3.3 показана схема синхронизации ПУ и П в режиме прерывания при вводе данных в П.

64

Рис. 3.3. Схема синхронизации ПУ и П в режиме прерывания при вводе данных

В этом режиме П предварительно устанавливает бит РП РСВв путем выполнения операции OUT (бит BDi =1). Затем ПУ записывает байт данных в РДВв и устанавливает бит ФГ в РСВв (ФГВв=1). При выполнении условия ФГВв=РПВв=1 на выходе элемента И формируется сигнал прерывания IRQ N, поступающий в контроллер прерывания и сообщающий П, что РДВв полон. После чего с помощью контроллера прерываний и П находится драйвер (обработчик прерывания), который вводит байт данных РДВв в регистр П. Аналогичнымобразом при выполненииусловия ФГВыв=РПВыв=1 формируется сигнал прерывания IRQ N при выводе байта данныхизПвПУ,сообщающийПотом,чтоРДВывпустиможновыводитьданные.

3.2. Контроллер программного обмена

Рассмотрим вопросы проектирования контроллера программного обмена, содержащего 8-битный регистр вывода (РВыв (W/R)), 8-битный регистр ввода (РВв (R)), триггер состояния (ТС (R)) и 2-битный регистр управления (РУ (W/R)). Обозначение (W/R) указывает на то, что соответствующий порт доступен со стороны процессора по записи (W) или чтению (R), а обозначение (R) – на то, что соответствующий порт доступен только по чтению. Режим чтения (R) для РВыв и РУ является неосновным и введен с целью контроля правильности вывода данных. На рис. 3.4 представлена схема соединения ПУ и контроллера (КОН) программного обмена.

65

Рис. 3.4. Схема соединения ПУ и КОН

Порты КОН подключаются к шинам данных (ШД), управления (ШУ) и адреса (ША) при помощи блока сопряжения (БС), интерфейсной логики. Регистр РВыв используется для приема начального значения ПУ. Регистр РУ содержит два триггера, один из которых формирует сигнал Пуск, поступающий в ПУ и инициирующий его работу, а другойформирует сигнал разрешения прерывания (РП). Триггер состояния (ТС) указывает процессору о том, что ПУ завершило работу и получен результат этойработы,записанныйсостороныПУврегистрРВв.Процессорчерезпрерывание или опрос флага готовности (значения ТС) определяет наличие результата в РВв и считывает его значение.

В качестве ПУ может быть использован специализированный вычислитель (аппаратурная подпрограмма), например, определяющий значение функции по начальному значению аргумента, хранящегося в РВыв, или многоканальный АЦП среднего быстродействия, для выбора одного из аналоговых каналов которого употребляется РВыв, а РВв применяется для хранения кода преобразованной аналоговой величины. На рис. 3.5 изображена структурная схема КОН.

Выберем из резерва 3E0h-3E7h адресного пространства ввода-вывода адреса 3Е0h-3E3h и присвоим их портам. При этом старшие биты адреса SA9-SA2 являются общими для всех портов (эти старшие биты адреса определяют выбор ПУ), а младшиебитыадресаSA1иSA0представляютсяразнымиипредназначаютсядлявыбора одного из четырех портов внутри КОН.

67

ПУ (ВыбПУ ), указывающий на то, что ПУ опознало соответствующий адрес. Для построения принципиальной схемы ДшА необходимо написать двоичный эквивалент старшей части адреса и указать их соответствующие адресные линии (рис. 3.6).

Рис. 3.6. Двоичный эквивалент старшей части адреса

Работа дешифратора управляющих сигналов (ДшУС) описывается табл. 3.2.

Примечание: Зп – запись, Чт – чтение.

Таким образом, ДшУС формирует сигнал при выполнении четырех условий: выбрано ПУ, имеются в наличии сигналы SA1, SA0 и IOR (IOW).

Приемопередатчик (ПП) предназначен для согласования электрических характеристик шины SD7-SD0 и внутренней буферизированной шины BD7-BD0 КОН и управления направлением передачи данных. ПП передает данные из КОН на шину только в случае, если выбрано ПУ и выполняется режим чтения, а в остальных случаях ПП пропускает данные шины в КОН, но они могут быть записаны в порт КОН только при наличии соответствующего сигнала ДшУС. Если вход Т=1, то направление передачи данных с А на В.

69

На рис. 3.8 представлена схема ДшА на элементах ЛЕ1 и ЛА2 (а) или ЛА1 и

ИД7 (б).

(а) (б)

Рис. 3.8. Схема ДшА на элементах ЛЕ1 и ЛА2 (а) или ЛА1 и ИД7 (б)

Схема ДшУС, реализованная на микросхеме 1533 ИД4 в соответствии с табл. 3.2, изображена на рис. 3.9.

Обмен в режиме ПДП является наиболее быстродействующим и требующим значительных аппаратурных затрат. В режиме ПДП обмен данными выполняется между ПУ и ОП без участия П и реализуется аппаратурным способом. В этом режиме П используется для инициализации (подготовки) контроллера ПДП. Режим ПДП обычно применяется для организации связи внешней памяти с ОП для передачи блоков данных. Контроллер ПДП (КПДП) в этом режиме захватывает интерфейс,направляетадресячейкивОП,подсчитываетколичествопередаваемыхбайтов