Avdeev

При построении УВВ используется в качестве приемопередатчика микросхема 559ИП3, имеющая 4-битовые входы (DI), 4-битовые выходы (DO) и 4-бито- вые инверсные буферизированные входы/выходы (DB). Микросхема 559ИП3 обладает следующими параметрами: для DB входной ток низкого уровня 2 мА и выходной ток низкого уровня 70 мА; для DO выходной ток низкого уровня 16 мА; время задержки tз. ср 35 нс. На рис. 6.37 показана принципиальная схема микросхемы 559ИП3 без изображения номеров выводов.

174

Рис. 6.39. Схема КМ

При чтении содержимого РД Вв по сигналу ДшУС IN0 биты D2 и D3 через элементы И, а биты D1 и D0 через КМ поступают на входы DI микросхемы 559ИП3 (BD2). Управление коммутацией входов и выходов КП2 выполняют адресные биты SA1 и SA0 (00) и сигнал общего чтения IN, комбинация которых в данном случае соответствует сигналу IN0.

Функциональная схема управления вводом, построенная на базе РУ/С Вв, представлена на рис. 6.40.

Рис. 6.40. Функциональная схема управления вводом

Триггер разрешения прерывания (ТРП) устанавливается со стороны процессора с передачей бита данных по линии DO(0), где DO обозначает выход BD2, а (0)

– соответствующий его вывод (см. рис. 6.39). Запись этого битаданных выполняется сигналом OUT2, который формируется на соответствующем выходе ДшУС (см.

табл. 6.9).

Ввод данных из ПУ в процессор осуществляется по принципу запрос-ответ с помощью сигналов AC-AL (запрос приемника) и SC-AL (строб источника). В исходном состоянии сигнал SC-AL имеет пассивный высокий уровень сигнала и поэтому триггер ТФГ находится в единичном состоянии. Контроллер, являющийся приемником, устанавливает AC-AL (Зап Пр) низким активным уровнем, в ответ на который ПУ (источник информации) выдает байт данных на линии D7-AL…D0-AL и с за-

175

держкой устанавливает SC-AL (строб записи). Строб SC-AL записывает

байт данных в РД Вв (см. рис. 6.38) и одновременно формируется сигнал ФГ Вв (D1) (см. рис. 6.40). Затем процессор путем опроса флага готовности (чтения триггера ТФГ Вв) или в режиме прерывания (установлены триггеры ТРП, ТФГ Вв и перемычка)IRQ10осуществляетчтениесодержимогоРДВвпосигналу ДшУСIN0.Этим же сигналом IN0 производится сброс триггера ТФГ Вв (снимается AC-AL и IRQ10 (в режиме прерывания)). В ответ на сброс AC-AL ПУ снимает сигнал SC-AL, в результате чего триггер ТФГ Вв устанавливается в единичное состояние и на его выходе вновь формируется AC-AL (Зап Пр).

В случае неготовности ПУ (источника информации) сигнал SC-AL имеет высокий пассивный уровень, триггер ТФГ находится в нулевом состоянии и сигнал AC-AL на выходе триггера ТФГ Вв не вырабатывается. Рассмотренная последовательность действий процессора (П), контроллера (КОН) и ПУ при вводе данных показана на рис. 6.41.

Рис. 6.41. Последовательность действий П, КОН (Пр) и ПУ (Ис) при вводе данных

На рис. 6.42 изображена функциональная схема управления выводом. Вывод данных производится также по принципу запрос-ответ с помощью сиг-

налов AC-SL (Зап Пр) и SC-SL (Стр Ис). В этом режиме КОН является источником (Ис) информации, а ПУ – приемником (Пр). В исходном состоянии сигнал SC-SL (Стр Ис), формируемый КОН, имеет высокий пассивный уровень, так как триггер

176

ТФГ Выв находится в нулевом состоянии. При необходимости приема данных ПУ (Пр) устанавливает сигналы AC-SL (Зап Пр) и A0-SL (Гот Пр) активными низкими уровнями. Триггер ТФГ Выв сохраняет нулевое состояние и поэтому на выходе элемента И формируется сигнал ФГ Выв (D1) высокого активного уровня.

Рис. 6.42. Функциональная схема управления выводом

Процессор в режиме прерывания (установлен триггер разрешения прерывания ТРП Выв) или по опросу флага готовности (чтения значения ФГ Выв (D1)) выполняет запись данных в РД Выв по сигналу OUT1, формируемому ДшУС. Этим же сигналом устанавливается триггер ТФГ Выв. При этом после снятия сигнала OUT1 формируется сигнал SC-SL (Стр Ис) низкого активного уровня и сбрасывается сигнал IRQ11 (в режиме прерывания). Как только данные записаны в РД Выв, то они появляются на шине D7-SL…D0-SL интерфейса ИРПР. ПУ, получив сигнал SC-SL (Стр Ис), записывает данные и сбрасывает AC-SL (Зап Пр). В ответ на сброс AC-SL контроллер снимает SC-SL. После завершения цикла обработки байта данных ПУ устанавливает вновь сигнал AC-SL (Зап Пр), если сброшен сигнал SC-SL (SC-SL имеет высокий уровень). Последовательность действий при выводе данных П, КОН

177

(Ис) и ПУ (Пр) показана на рис. 6.43.

Сбр OUT1 (Уст SC-SL)

Сбр AC-SL

Сбр SC-SL

Рис. 6.43. Последовательность действий при выводе данных П, КОН (Ис) и ПУ (Пр)

171

Рис.7.1. Топология шины USB

Каждую звезду образует хаб (пункт присоединения), обеспечивающий подключение одного или несколько функционеров (функ), периферийных устройств. Шина USB содержит один хост (контроллер), образующий корневой уровень и управляющий работой функционеров. Хаб является основным элементом в архитектуре USB, поддерживающей соединение нескольких хабов. В состав хаба входит один верхний потоковый порт ВПП, необходимый для подключения хаба к «хвосту», и несколько нижних потоковых портов (НПП), соединяющих его с другими хабами и (или) функционерами (рис.7.2).

Рис.7.2. Общий вид хаба

Хаб выполняет следующие функции: обнаружение присоединения (отсоединения) другого хаба или функционера; управление питанием и конфигурированием устройств, подключенных к соответствующим НПП. Хаб содержит контроллер и репитер (управляемый протоколом переключатель портов между ВПП и НПП1НПП7). Контроллер использует интерфейсные регистры для выполнения связи с хостом, который с помощью управляющих команд конфигурирует хаб и следит за его партнерами. На рис.7.3 показана система типа «рабочий стол», содержащая хабы и функционеры.

Функционер представляет собой отдельное USB-устройство, которое кабелем подключается к какому-либо порту хаба. Хаб/функционер выполняется как устройство, содержащее встроенный хаб. Каждый функционер перед его использованием должен быть сконфигурирован хостом, которое включает распределение диапазона частот и выбор специфических опций для конфигурации.