Avdeev

150

Для морфологического графа (см. рис.6.16) рассмотрим маршрут (12, 22, 31, 41, 51, 61, 71), соответствующий одному из вариантов реализации схемы сопряжения.

На рис. 6.18 изображена принципиальная схема дешифратора ДшА (см. рис.6.15),построеннаянадвухмикросхемах555ИД7исодержащаядлясогласования с шиной адреса интерфейса Multibus шинный формирователь (531АП3).

Рис.6.18. Принципиальная схема ДшА

На линиях интерфейса Multibus логическая единица представляется низким уровнем напряжения, а логический ноль – высоким уровнем. Кроме того, здесь не используется сигнал разрешения адреса AEN, который необходимо учитывать в шине ISA при построении ДшА.

На рис.6.19 показана принципиальная схема дешифратора управляющих сигналов (ДшУС), реализованного на микросхеме 555ИД4 и шинном формирователе

555ЛП8.

151

Рис.6.19. Принципиальная схема ДшУС

В качестве приемопередатчика данных (см. рис.6.15) следует использовать микросхему 580ВА87, выполняющую инверсию значений данных при их передаче. Кроме того, при обращении к любому порту со стороны системного процессора необходимо сформировать ответный интерфейсный сигнал квитирования XACK

(рис.6.20).

152

Рис. 6.20. Принципиальная схема формирования сигнала квитирования

Выбор элементной базы для реализации портов и подключение их к внутренней шине данных (см. рис.6.15) является несложным занятием и поэтому не рассматривается.

6.8. Микросхема УАПП

Для управления работой последовательного интерфейса COM-порта используется микросхема УАПП (Universal Asynchronous Receiver/Transmitter). Выпускаются несколько типов таких микросхем, например, микросхемы фирмы National Semiconductor 8250, 16450, 16550 и др., которые называются совместимыми на уровне регистров. Обычно УАПП содержат два канала передачи данных (асинхронные передатчик и приемник), упрощенные принципы построения которых были рассмотрены ранее (см. 6.4 и 6.5). Кроме того, УАПП содержит адресуемые регистры (см. приложение В, проверочное задание № 3), необходимые для программирования последовательной кодовой посылки (количество битов данных, стоповых битов и типа контроля), управления скоростью передачи данных, координирования работы модема, линии и т.д.

В табл. 6.4 представлены адресуемые регистры COM1, имеющего базовый адрес 3F8h и реализованного на базе микросхемы NS16550.

Микросхема NS16550 содержит 16-байтные буферы FIFO передатчика и приемника, позволяющие без потери данных осуществлять их обработку. Порты 3F8h и 3F9h имеют различное назначение в зависимости от бита D7 порта 3F8h (бита DLAB – Divisor Latch Access Bit).

Примечание: W – запись, R – чтение, * - безразличное состояние

Регистр передатчика предназначен для временногохранения байта данных, автоматически выводимого на линию TxD, а регистр приемника – для временного хранения вводимого байта данных с линии RxD.

Скорость (V) передачи данных (бит/с) задается значением делителя, равным 115200/V. Например, для V=9600 бит/с делитель равен 0Сh, причем 0 (старший байт) выводится в порт 3F9h (DLAB=1), а С – в порт 3FBh (DLAB=1). В табл.

154

6.5 приведены некоторые значения байтов делителя, определяющие соответствующие скорости передачи данных.

Регистр разрешения прерывания используется для разрешения одного или нескольких прерываний в следующих случаях: приема символа (регистр приемника полон), завершения передачи (регистр передатчика пуст), ошибки при приеме данных, изменения состояния модема.

Регистр идентификации используется только для чтения с целью установления источников прерывания и признака режима FIFO. Режим FIFO задается битами D7 и D6 (D7D6=11 – режим FIFO микросхемы 16550A, D7D6=10 – режим FIFO микросхемы 16550, D7D6=00 – обычный режим). Назначение остальных битов этого и других регистров показано в приложении В, проверочном задании № 3.

Описание битов регистра управления FIFO представлено в табл. 6.6. Таблица 6.6

155

Регистр управления линией используется для программирования числа передаваемых битов данных и стоповых битов, типа паритета и бита доступа (DLAB). Регистр управления модемом позволяет программно осуществить управление выходами DTR и DSR и установить режим проверки (бит D4=1), в котором выход передатчика замыкается на вход приемника. В регистре состояния линии, доступном по чтению со стороны процессора, отмечается состояние УАПП: готовности передатчика принять выводимые данные (бит D5=1 – регистр передатчика пуст), готовности приемника передать вводимые данные (бит D0=1 – регистр приемника полон), ошибки кадра, паритета, переполнения, обрыва линии (наличие постоянного логического нуля), ошибки принятых данных в режиме FIFO (бит D7=1).

ВрегистресостояниямодемаотображаетсясостояниелинийCTS,DSR, RIиDCD.Рабочийбайтовыйрегистриспользуетсядлявременногохраненияданных и в микросхеме 8250 не применяется.

6.9. Параллельный интерфейс

Параллельные интерфейсы не подвержены строгому стандарту. Данные передаются между ПУ и адаптерами параллельно по разрядам. Если после передачи данных поступает только ответный сигнал квитирования, то такая передача называется асинхронной. Существует параллельный с квитированием стандартный интерфейс Centronics, предназначенный для связи принтера и его адаптера, который будет рассматриваться дальше. Если параллельная передача сопровождается только синхросигналом, то такой интерфейс называется синхронным. Параллельная передача (интерфейс) может быть связана только с вводом (см. рис. 3.1), выводом (см. рис. 3.2) или вводом-выводом данных (предлагается схему сопряжения регистра РВв-Выв с П и внешним устройством ввода вывода разобрать самостоятельно). В качестве программируемого параллельного интерфейса может служить микросхема i8255 (580 ВВ55), реализующая три режима (0, 1 и 2): обычный ввод или вывод (см. рис. 2.9), стробируемый ввод-вывод (см. рис. 3.2 и 3.3) и двунаправленная шина (совмещается ввод и вывод через один регистр). Микросхема i8255 содержит четыре 8-разрядных порта РА, РВ, РС и регистр управления. Биты порта РС в режиме 1 и 2 используются

156

как биты управления, формирующие сигнал квитирования. Первоначально микросхема i8255 была разработана для связи с принтером, но потом IBM отказалась от применения этоймикросхемы в адаптере принтера. Микросхема i8255 находит применение в платах связи с объектом (сбора данных), мультиплексорах данных и т.д.

6.10. Программируемый периферийный интерфейс

Общий вид микросхемы (PPI) I8255 (58BB55) представлен на рис. 6.21.

Рис. 6.21. Общий вид микросхемы PPI

Микросхема PPI содержит три 8-битных порта PA, PB и PC, доступных по записи и чтению (R) со стороны процессора. Кроме того, в состав оборудования PPI входит адресуемый регистр управления (РУ), в который микропроцессор только записывает информацию, задающую режим работы портов и направление передачи данных.

В табл. 6.7 показаны порты PPI и сигналы, необходимые для выбора этих пор-

тов.

Таблица 6.7 П До

1 0 орт ступ

158

РС(3-0) РС(7-4) , …, РА РВ РС(3-0) РС(7-4), где знаками и соответственно отмечены ввод и вывод данных.

Если в режиме 0 используется безусловный способ обмена, то в режиме 1- обмен в режиме опроса флага готовности или прерывания с использованием портов РА и РВ, а некоторые биты порта РС, входящие в состав группы, употребляются для формирования сигналов квитирования и прерывания.

В режиме 2 применяется только порт А для образования канала с двунаправленной передачей данных с квитированием и прерыванием.

Регистр РУ используется для хранения управляющего слова режима работы (его бит D7=1) или для хранения управляющего слова установки/сброса битов порта РС (его бит D7=0).

Формат управляющего слова режима работы представлен на рис. 6.22.

Рис. 6.22. Формат управляющего режима работы

Порты РА и РС(7-4) образуют группу А, а порты РВ и РС(3-0) – группу B. В битах D6 и D5 формата управляющего слова задается режим работы порта РА, а в битеD4указываетсянаправлениепередачиданных(1-данныевводятсявпроцессор,

159

0 – данные выводятся из процессора). Аналогичным образом объясняется назначение битов группы B.

На рис. 6.23 изображен формат управляющего слова установки/сброса битов порта РС.

Рис. 6.23. Формат управляющего слова установки/сброса битов РС

С помощью этого управляющего слова можно установить или сбросить любой бит порта РС. Управляющее слово установки/сброса бита используется для разрешения прерывания, т.е. для установки соответствующих битов порта РС, предназначенных для этой цели.

Рассмотрим режим 1 PPI (ввод данных из порта РА). На рис. 6.24 показана схема соединения устройства ввода (Увв), PPI и МП в этом режиме.