- •Лабораторная работа №1 «исследование логического элемента и-не транзисторно-транзисторной логики »
- •1 Описание лабораторной установки
- •2 Методика снятия основной статистической характеристики
- •2.1 Передаточная характеристика элемента
- •3 Методика исследования динамического режима работы элемента
- •3.1 Этап включения элемента
- •3.2 Этап выключения элемента
- •4 Задание и порядок его выполнения
- •4.1 Осуществить контроль функционирования лэ и-не
- •4.2 Исследовать интегральный лэ и-не в динамическом режиме.
- •Контрольные вопросы
- •Список литературы
- •Лабораторная работа №2 «исследование работы rs-tриггеров»
- •1 Лабораторная установка
- •2 Методика синтеза rs-триггера на лэ
- •2.I Асинхронный rs-триггер
- •2.2 Синхронный rs-триггер
- •2.3 Синхронные двухступенчатые rs-триггеры
- •2.4 Синхронный rs-триггер с динамическим управлением.
- •3 Задание и порядок выполнения работы
- •3.1 Исследовать асинхронный rs- триггер
- •3.2 Исследовать синхронный rs-триггер
- •3.3 Исследовать синхронный двухступенчатый rs-триггер
- •3.4 Исследовать rs-триггер с динамическим управлением
- •Контрольные вопросы
- •2 Методика синтеза d-триггеров
- •2.1 Методика синтеза d-триггеров
- •2.2 Методика синтеза т-триггеров
- •2.3 Методика синтеза jk-триггера
- •3 Задание и порядок его выполнения
- •3.1 Исследовать одноступенчатый d-триггер
- •3.2 Исследовать двухступенчатый d-триггер
- •3.3 Исследовать т-триггер, выполненный на основе rs-триггера с динамическим управлением
- •3.4 Исследовать двухступенчатый т-триггер
- •3.5 Исследовать универсальный jk-триггер
- •2 Задание и порядок его выполнения
- •2.1 Исследовать счетчик в режиме установки в “0”
- •2.2 Исследовать счетчик в режиме параллельной записи
- •2.3 Исследовать счетчик в режиме хранения информации
- •2.4 Исследовать счетчик в режиме суммирования
- •2.5 Исследовать счетчик в режиме вычитания
- •Контрольные вопросы
- •Лабораторная работа №5 «контроль функционирования регистра сдвига к155ир13и цифрового коммутатора к155кп7»
- •1 Состав и режимы работы регистра сдвига и цифрового коммутатора
- •2 Задание и прядок его выполнения
- •2.1 Исследовать режим установки регистра в “0”
- •2.2 Исследовать работу регистра в режиме параллельного
- •2.3 Исследовать регистр в режиме последовательного ввода
- •2.4 Исследовать регистр в режиме последовательного ввода
- •2.5 Исследовать регистр в режиме хранения информации
- •2.6 Произвести контроль функционирования коммутатора
- •Контрольные вопросы
- •Список литературы
2.4 Синхронный rs-триггер с динамическим управлением.
Схема триггера и временные диаграммы представлены на рисунке 2.10.
Рисунок 2.10 - RS-триггер с динамическим управлением: а- схема; б- временные диаграммы работы
Студент должен знать, что в паузах между синхроимпульсами С=0 вход элементов 1, 2 блокирован, на их выходе - единица. Это режим хранения информации, записанной в ячейке памяти ЛЭ 5,6. При этом разрешена передача информации с установочных входов на выход элементов 3, 4.
По фронту синхроимпульса С элементы 1, 2 деблокируются, информация с выхода элементов 3, 4 записывается в триггер памяти 5, 6, на что уходит время, равное 3tcp , т. е. tu min =3tcp. Так как информационный сигнал парафазный, то в момент появления фронта синхроимпульса на выходе одного из элементов 1 или 3 появляется 0, который блокирует входные элементы 3 и 2 или I и 4, т. е. триггер сам себя заблокировал ("защелкнулся").
Необходимо учитывать, что по срезу синхроимпульса С триггер деблокируется по установочным входам, на что уходит время tcp (сигнал деблокировки проходит через элемент 1(2)). После этого триггер готов воспринимать установочную информацию по фронту следующего синхроимпульса. Установочная информация приходит через элемент 3(4), на что уходит еще tcp, т. е.
Как видим, данный триггер воспринимает установочную информацию лишь в момент воздействия фронта синхроимпульса, что повышает его помехоустойчивость.
3 Задание и порядок выполнения работы
3.1 Исследовать асинхронный rs- триггер
1. Собрать схему асинхронного RS-триггера на ЛЭ И-НЕ (рисунок 2.5).
2. Снять данные для таблицы переходов триггера (таблица 2.2). Значение Qn-1=0, указанное для нулевой комбинации, установить путем подачи на вход логической единицы (т.е. разомкнут), а на вход - логического нуля (т. е. замкнут на корпус). Затем установить нулевую комбинацию и при помощи индикатора уровня определить состояние триггера, т. е. значение Qn. Аналогичные действия проделать для каждой из оставшихся комбинаций 1-7. При этом значение Qn-1=1 определить путем установки , Qn-1=0 - с помощью установки . По полученной таблице переходов определить состояния установочных входов при записи "1", "0" и в режиме хранения информации.
3.2 Исследовать синхронный rs-триггер
1. Собрать схему синхронного RS-триггера на ЛЭ И-НЕ (рисунок 2.7а).
2. Снять данные для таблицы переходов синхронного RS-триггера (таблица 2.3). Каждую из последних четырех комбинаций следует устанавливать соответственно указанным в таблице 2.3 значениям Sn и Rn при С=0, а затем подавать на С синхроимпульс путем включения и выключения единицы, после чего индикатором уровня определять значения Qn. Результаты измерений свести в таблицу, по которой определить режим работы исследуемого триггера.
3.3 Исследовать синхронный двухступенчатый rs-триггер
1. Собрать схему синхронного двухступенчатого RS-триггера на ЛЭ И-НЕ (рисунок 2.9а).
2. Убедиться в том, что в исследуемом триггере запись информации в первую ступень (ЛЭ 3,4) осуществляется по фронту синхроимпульса С , вторая ступень (ЛЭ 7,8) при этом находится в режиме хранения информации. Запись информации с первой во вторую ступень осуществляется по срезу синхроимпульса С (переход С из "1" в "0").
Для этого установить С=1 и, сохраняя его неизменным, изменяя только потенциал установочных входов S, R в соответствии с таблицей 2.4 (комбинации I-2), при помощи индикатора логических уровней, подключаемого поочередно на выходы первой Q1, и второй Q, ступеней, убедиться, что триггер памяти (ЛЭ 7,8) при этом находится в режиме хранения информации (потенциалы Q и неизменны). Затем, чередуя установку на входе С фронта импульса и среза следить при помощи индикатора логического уровня за изменениями потенциала на выходах первой и второй ступеней при изменении потенциалов установочных входов S и R (комбинации 3-7).
Таблица 2.4 – Исследование двухступенчатого RS-триггера памяти
№ |
S |
R |
C |
Q1 |
|
Q |
|
1 |
1 |
0 |
|
|
|
|
|
2 |
0 |
1 |
|
|
|
|
|
3 |
0 |
1 |
|
|
|
|
|
4 |
1 |
0 |
|
|
|
|
|
5 |
1 |
0 |
|
|
|
|
|
6 |
0 |
1 |
|
|
|
|
|
7 |
0 |
1 |
|
|
|
|
|