- •Программируемые цифровые устройства (часть 1) содержание
- •1 Микропроцессор. Основные сведения
- •Основные характеристики мп
- •1.2 Архитектура микропроцессора. Основные понятия
- •1.2.2 Состав типичного микроконтроллера
- •1.3 Структура мп устройства.
- •1.3.1 Мп с микропрограммным управлением (микропрограммируемая архитектура)
- •Структурная схема устройства микропрограммного управления
- •Структура микро эвм с микропрограммным управлением
- •1.4 Запоминающие устройства.
- •1.4.1 Оперативное запоминающее устройство
- •Статическое озу на биполярных и полевых транзисторах
- •1.4.2 Постоянные зу
- •Однократно программируемое пзу
- •1.5 Команды, форматы команд, система команд
- •1.6 Принцип работы микропроцессора.
- •1.6.1 Модель программирования микропроцессора.
- •1.7 Способы адресации
- •1.8 Основы программирования. Ассемблер.
- •1.9 Организация передачи информации в мпс. Интерфейс.
- •2 Архитектура 8- разрядных микроконтроллеров.
- •2.1 Последовательные интерфейсы микропроцессорных систем
- •2.1.1 Последовательный интерфейс rs-232c
- •2.1.2 Шина 1-Wire
- •Формат команды 1-Wire протокола
- •2.1.3 Интерфейс can4
- •Топология сети can.
- •Data frame стандарта can 2.0a.
- •Побитовый арбитраж на шине can.
- •2.2 Организация портов ввода/вывода
- •2.3 Таймеры и процессоры событий
- •2.4 Ввод/вывод аналоговых сигналов
- •Структурная схема типового модуля ацп
- •Цап на основе таймера в режиме шим
- •2.5 Контроллеры последовательного ввода/вывода
- •2.5.1 Модуль последовательного обмена uart
- •Упрощенная структура модуля uart.
- •2.5.2 Последовательный периферийный интерфейс spi
- •2.5.3 Синхронный последовательный интерфейс i2c
- •Временные диаграммы шины i2c
- •Взаимосинхронизация на шине i2c
- •2.6 Минимизация потребления энергии
- •2.7 Повышение надежности работы мк
- •2.7.1 Мониторинг напряжения питания мк
- •Временные диаграммы работы схемы por
- •Переход мк в состояние сброса по сигналам схемы por и модуля пониженного напряжения питания
- •2.7.2 Сторожевой таймер
- •Структурная схема сторожевого таймера
- •Принцип действия сторожевого таймера
- •3 Периферийные устройства
- •3.1 Генератор и схема начального сброса
- •3.2 Кнопки и датчики
- •3.3 Подключение светодиодных индикаторов
- •3.4 Подключение жидкокристаллических индикаторов
- •3.5 Комбинированное использование портов
- •3.6 Подключение реле и электромагнитных исполнительных устройств
- •3.7 Подключение мк к компьютеру через последовательный порт
- •3.8 Подключение интегрального датчика температуры с интерфейсом 1- Wire
- •4 Микроконтроллеры с архитектурой mcs-51
- •4.1 Особенности архитектуры mcs-51
- •4.2 Структура микроконтроллеров mcs-51
- •4.2.1 Внутренняя структура mcs-51
- •Структура микроконтроллера mcs-51
- •4.2.2 Организация памяти и программно доступные ресурсы
- •Организация памяти в микроконтроллерах семейства 8051
- •4.2.3 Система команд и методы адресации
- •4.3 Современные мк с архитектурой mcs-51
- •5 Микроконтроллеры с risc- архитектурой
- •5.2 Однокристальные risc- контроллеры avr
- •5.2.1 Способы адресации в микроконтроллерах avr
- •5.3 Микроконтроллеры семейства msp430
- •5.3.1 Архитектура
- •5.3.2 Система тактирования
- •5.3.3 Встроенная эмуляция
- •5.3.4 Адресное пространство
- •5.4 Сравнение микроконтроллеров различных семейств
- •6 Разработка систем на бис программируемых цифровых устройств
- •6.1 Основы проектирования систем на микроконтроллерах и плис
- •6.2 Технология разработки микропроцессорных контроллеров
- •6.2.1 Основные этапы цикла разработки микропроцессорного контроллера
- •Литература
4.2.2 Организация памяти и программно доступные ресурсы
В архитектуре MCS-51 память программ и память данных разделены (гарвардская архитектура). Каждая из них может иметь размер до 64 Кбайта; выбор одной из двух матриц памяти осуществляется сигналами PSEN, RD#, WR#.
Организация памяти в микроконтроллерах семейства 8051
Память программ может быть целиком внешней (сигнал ЕА = 0), либо при обращении по младшим 4 К адресов код извлекается из ячеек внутренней памяти микроконтроллера, а содержимое старших 60 К берется из внешней памяти системы (сигнал ЕА = 1).
Память данных делится на внешнюю и внутреннюю, каждая из которых имеет свое пространство адресов. Пространство адресов внутренней памяти данных объединяет все внутренние программно доступные ресурсы. Это пространство (256 байт) делится на пространство адресов внутреннего ОЗУ (128 байт) и пространство адресов регистров специальных функций.
В области адресов внутреннего ОЗУ выделяются два особых фрагмента:
Младшие 32 адреса занимают четыре регистровых банка – каждый по 8 регистров общего назначения R0…R7. Т.е. младшие 32 ячейки кроме адреса имеют имена.
Ячейки с адресами 32…48 имеют прямо адресуемые биты.
Регистры специальных функций включают все программно доступные регистры (управления и данных). Все регистры имеют как адреса в качестве ячеек памяти, так и символические адреса. Часть регистров содержит прямо адресуемые биты.
4.2.3 Система команд и методы адресации
Система команд MCS-51 ориентирована на организацию гибкого ввода/ вывода через параллельные и последовательный порты, первичную обработку информации, развиты команды операций с битами и передаче управления по их значениям. Набор команд операций с битами совместно с реализующими их аппаратными средствами образует "булев процессор" (Boolean processor). В отличие от многих RISC- контроллеров, система команд MCS-51 удобна для программирования на ассемблере.
Система команд MCS-51 базовой архитектуры содержит 111 команд, состоящих из 5 групп:
команды пересылки
арифметические команды
логические команды
команды передачи управления
команды операций с битами
Большинство команд (94) имеют формат 1-2 байта. Часть команд имеют трехбайтный формат. Группа арифметических команд включают команды аппаратного умножения и деления, двоично- десятичной коррекции аккумулятора. При выполнении операций умножения и деления над 8- разрядными числами 16- разрядный результат помещается в регистры А и В.
Используются три типа адресации: прямая, непосредственная, косвенная.
Исходная система прерываний включает пять источников – два внешних и три внутренних. Старшие версии МК имеют более развитую систему прерываний, индивидуальную для каждого типа МК. Источники внешних прерываний подключаются через выводы INT0#, INT1#; источники внутренних – два счетчика/таймера и последовательный порт. При одновременном поступлении нескольких запросов на прерывание очередность их обслуживания определяет внутренняя процедура последовательного опроса – поллинг. Применяется следующий порядок приоритетов источников прерывания:
вход INT0 – высший приоритет
таймер 0
вход INT1
таймер 1
последовательный порт – низший приоритет