- •Программируемые цифровые устройства (часть 1) содержание
- •1 Микропроцессор. Основные сведения
- •Основные характеристики мп
- •1.2 Архитектура микропроцессора. Основные понятия
- •1.2.2 Состав типичного микроконтроллера
- •1.3 Структура мп устройства.
- •1.3.1 Мп с микропрограммным управлением (микропрограммируемая архитектура)
- •Структурная схема устройства микропрограммного управления
- •Структура микро эвм с микропрограммным управлением
- •1.4 Запоминающие устройства.
- •1.4.1 Оперативное запоминающее устройство
- •Статическое озу на биполярных и полевых транзисторах
- •1.4.2 Постоянные зу
- •Однократно программируемое пзу
- •1.5 Команды, форматы команд, система команд
- •1.6 Принцип работы микропроцессора.
- •1.6.1 Модель программирования микропроцессора.
- •1.7 Способы адресации
- •1.8 Основы программирования. Ассемблер.
- •1.9 Организация передачи информации в мпс. Интерфейс.
- •2 Архитектура 8- разрядных микроконтроллеров.
- •2.1 Последовательные интерфейсы микропроцессорных систем
- •2.1.1 Последовательный интерфейс rs-232c
- •2.1.2 Шина 1-Wire
- •Формат команды 1-Wire протокола
- •2.1.3 Интерфейс can4
- •Топология сети can.
- •Data frame стандарта can 2.0a.
- •Побитовый арбитраж на шине can.
- •2.2 Организация портов ввода/вывода
- •2.3 Таймеры и процессоры событий
- •2.4 Ввод/вывод аналоговых сигналов
- •Структурная схема типового модуля ацп
- •Цап на основе таймера в режиме шим
- •2.5 Контроллеры последовательного ввода/вывода
- •2.5.1 Модуль последовательного обмена uart
- •Упрощенная структура модуля uart.
- •2.5.2 Последовательный периферийный интерфейс spi
- •2.5.3 Синхронный последовательный интерфейс i2c
- •Временные диаграммы шины i2c
- •Взаимосинхронизация на шине i2c
- •2.6 Минимизация потребления энергии
- •2.7 Повышение надежности работы мк
- •2.7.1 Мониторинг напряжения питания мк
- •Временные диаграммы работы схемы por
- •Переход мк в состояние сброса по сигналам схемы por и модуля пониженного напряжения питания
- •2.7.2 Сторожевой таймер
- •Структурная схема сторожевого таймера
- •Принцип действия сторожевого таймера
- •3 Периферийные устройства
- •3.1 Генератор и схема начального сброса
- •3.2 Кнопки и датчики
- •3.3 Подключение светодиодных индикаторов
- •3.4 Подключение жидкокристаллических индикаторов
- •3.5 Комбинированное использование портов
- •3.6 Подключение реле и электромагнитных исполнительных устройств
- •3.7 Подключение мк к компьютеру через последовательный порт
- •3.8 Подключение интегрального датчика температуры с интерфейсом 1- Wire
- •4 Микроконтроллеры с архитектурой mcs-51
- •4.1 Особенности архитектуры mcs-51
- •4.2 Структура микроконтроллеров mcs-51
- •4.2.1 Внутренняя структура mcs-51
- •Структура микроконтроллера mcs-51
- •4.2.2 Организация памяти и программно доступные ресурсы
- •Организация памяти в микроконтроллерах семейства 8051
- •4.2.3 Система команд и методы адресации
- •4.3 Современные мк с архитектурой mcs-51
- •5 Микроконтроллеры с risc- архитектурой
- •5.2 Однокристальные risc- контроллеры avr
- •5.2.1 Способы адресации в микроконтроллерах avr
- •5.3 Микроконтроллеры семейства msp430
- •5.3.1 Архитектура
- •5.3.2 Система тактирования
- •5.3.3 Встроенная эмуляция
- •5.3.4 Адресное пространство
- •5.4 Сравнение микроконтроллеров различных семейств
- •6 Разработка систем на бис программируемых цифровых устройств
- •6.1 Основы проектирования систем на микроконтроллерах и плис
- •6.2 Технология разработки микропроцессорных контроллеров
- •6.2.1 Основные этапы цикла разработки микропроцессорного контроллера
- •Литература
2.5.3 Синхронный последовательный интерфейс i2c
Приборная двунаправленная двухпроводная асинхронная шина I2C (читается "ай ту си" – Inter Integrated Circuit – между интегральными схемами) разработана для соединения функциональных узлов внутри одного прибора без гальванической развязки. Шина I2C обеспечивает обмен каждого с каждым, с автоматической синхронизацией и выравниваем скоростей обмена по самому медленному устройству, участвующему в обмене. Интерфейс I2C используется также и в ПК как внутренняя вспомогательная шина. Для реализации шины требуется всего два провода:
линия синхронизации – SCL
линия данных – SDA
Активный уровень сигнала – низкий. Все устройства образуют на этих линиях схему "монтажного И", могут как читать, так и генерировать сигналы. Необходимый электрический режим линий обеспечивается их подключением через "подтягивающие" резисторы к цепи питания +5 В. Возможно использование ТТЛ, КМОП, или n-МОП цифровых ИС. Допускается суммарная емкость нагрузки линий шины до 400 пФ.
Рис. Электрическое подключение абонентов к шине I2C
Каждое из устройств подключенное к шине I2C может быть запрограммировано для режима работы Master – ведущий или Slave – ведомый. Обычно для управления адаптером шины I2C служит статусный регистр. Используется флаг SI этого регистра. Пока этот флаг находится в состоянии "1", все устройства на шине блокированы, т.к. Master- устройство поддерживает на шине SCL логический "0". В это время Master- устройство может быть занято обработкой информации и подготовкой ее для передачи. Затем флаг SI сбрасывается и тем самым запускается в действие операция обмена информацией.
Адресация и передача данных
Каждое сообщение, передаваемое по шине I2C, начинается с заголовка. Заголовок содержит 7- ми битный адрес ведомого устройства, бит вида операции "чтение/запись", бит подтверждения.
Рис. – Формат заголовка сообщения I2C
Все абоненты на шине I2C, обнаружив стартовый бит, читают адрес, и активизируются, если он совпадает с их адресом. Сигналом активизации является бит АСК. В протоколе I2C установлено, что адрес, равный "0", означает обращение ко всем устройствам сразу.
Прием и передача данных производится побайтно и подтверждается битом АСК, вырабатываемым приемником данных. После пересылки данных устанавливается флаг прерывания SI в статусном регистре контроллера шины передатчика.
Временные диаграммы шины I2C
В исходном состоянии линии шины находятся в неактивном состоянии логической "1". Сигналом начала передачи (признаком "старт") является появление логического "0" на линии данных SDA при условии сохранения "1" на линии синхронизации SCL. Прием данных происходит при переходе сигнала в линии синхронизации 0 1. Изменения данных можно производить только при уровне "0" в линии синхронизации. Во время такта девятого бита передатчик выдает на линию данных "1", а от приемника на эту же линию поступает бит - квитанция с уровнем логического "0" (устройства шины образуют на линиях схему "монтажное И"). Передача заканчивается, когда в обеих линиях устанавливаются уровни "1". Максимальная тактовая частота шины 100 кГц в старом стандарте, при этом скорость потока данных 10 Кбайт/сек. В новом стандарте поддерживается скорость обмена до 400 кбит/с.