- •1.Основные архитектуры эвм и их сравнительная оценка (Неймановская, Гарвардская, risc, cisc, прочие). Понятие архитектуры, организации и реализации эвм
- •Принцип программного управления и машина фон Неймана
- •Архитектура системы команд. Архитектуры cisc и risc.
- •2.Базовая структура Неймановской машины. Порядок выполнения команд.
- •3.Система операций и форматы команд эвм. Структура и форматы команд эвм
- •Форматы команд эвм
- •5. Cisc-процессоры семейства 80х86 – основные блоки и их назначение.
- •6. Cisc-процессоры семейства 80х86. Блок выборки и декорирования команд (бвдк), очередь команд. Взаимодействие бвдк, iu,fpu.
- •7. Cisc-процессоры семейства 80х86. Регистровая структура операционного блока. Способы адресации(используемые в х86!!).
- •8. Cisc-процессоры семейства 80х86. Блок сегментации. Формирование адреса в линейном, действительном и защищенном режимах.
- •9.Иерархия памяти эвм.
- •10.Память «кэш» -назначение, основные структуры.
- •13.Ввод-вывод в программном режиме. Порт ввода-вывода.
- •14. Прерывания: определение, виды прерываний, порядок обслуживания внешних прерываний.
- •15.Приоритетные прерывания, контроллер прерываний.
- •17.Контроллер пдп.
- •18. Процессоры гарвардской архитектуры: общие принципы и архитектура микроконтроллера Intel 8051 (на основе лабораторных работ).
- •19.Принципы архитектуры risc. Способы адресации и форматы команд.
- •20. Процессоры Power-pc (м60х)-обрабатывающий блок (очередь команд, блок выдачи команд, fpu, iu, bpu).
- •22.Современные тенденции развития х86-современных процессоров.
- •23.Предсказание переходов в современных процессорах.
- •26. Системы массового параллелизма и многоядерные процессоры: структура, организация взаимодействий.
19.Принципы архитектуры risc. Способы адресации и форматы команд.
Главные усилия в архитектуре RISC направлены на построение максимально эффективного конвейера команд, т.е. такого, где все команды извлекаются из памяти и поступают в ЦП на обработку в виде равномерного потока, причем ни одна команда не должна находится в состоянии ожидания, а ЦП должен оставаться загруженным на протяжении всего времени. Кроме того, идеальным будет вариант, когда любой этап цикла команды выполняется в течение одного тактового периода.
Последнее условие относительно просто можно реализовать для этапа выборки. Необходимо лишь, чтобы все команды имели стандартную длину, равную ширине шины данных, соединяющей ЦП и память. Унификация времени исполнения для различных команд- значительно более сложная задача, поскольку наряду с регистрами существуют также команды с обращением к памяти.
Помимо одинаковой длинны команд, важно иметь относительно простую подсистему декодирования и управления: сложное устройство управления (УУ) будет вносить дополнительные задержки в формирование сигналов управления. Очевидный путь существенного управления УУ- сокращение числа выполняемых команд, форматов команд и данных, а также видов адресации.
Излишне напоминать, что в сокращенном списке команд должны оставаться те, которые используются наиболее часто. Исследования показали, что 80-90% времени выполнения типовых программ приходится на относительно малую часть команд (10-20%).К наиболее часто востребуемым действиям относятся пересылка данных, арифметические и логические операции. Основная причина, препятствующая сведению всех этапов цикла команды к одному тактовому периоду, - потенциальная необходимость доступа к памяти для выборки операндов и (или) записи результатов. Следует максимально сократить число команд, имеющих доступ к памяти. Это соображение добавляет к ранее упомянутым принципам RISC ещё два:
- доступ к памяти во время исполнения осуществляется только командами «Чтение» и «Запись»;
- все операции, кроме «Чтение» и «Запись», имеют тип «регистр-регистр».
Для упрощения выполнения большинства команд и приведения их к типу тип «регистр-регистр» требуется снабдить ЦП значительным числом регистров общего назначения. Большое число регистров в регистровом файле ЦП позволяет обеспечить временное хранение промежуточных результатов, используемых как операнды в последующих операциях, и ведет к уменьшению числа обращений к памяти, ускоряя выполнение операций. Минимальное число регистров, равное 32, принято как стандарт де-факто большинством производителей RISC-компьютеров.
Суммируя сказанное, концепцию RISC-компьютера можно свести к следующим положениям:
- выполнение всех(или, по крайней мере, 75% команд)за один цикл;
- стандартная однословная длина всех команд, равная естественной длине слова и ширине шины данных и допускающая унифицированную поточную обработку всех команд;
- малое число команд (не более 128);
- малое количество форматов команд (не более 4);
- малое число способов адресации (не более 4);
- доступ к памяти только посредством команд «Чтение» и «Запись»;
- все команды, за исключением «Чтение» и «Запись», используют внутрипроцессорные межрегистровые пересылки;
- устройство управления «жесткой» логикой;
- относительно большой (не менее 32) процессорный файл регистров общего назначения (согласно [210] число РОН в современных RISC-микропроцессорах может превышать 500).