- •1.Процессор
- •1.1. Арифметико-логическое устройство
- •1.2. Устройство управления
- •1.3. Основные принципы работы современных процессоров
- •1.4. Регистры процессора
- •1.4.1. Регистры общего назначения
- •1.4.2.Указатель команд
- •1.4.3. Сегментные регистры
- •1.4.4. Регистр состояния микропроцессора Intel 8086
- •1.4.5. Управляющие регистры
- •1.4.6. Прочие регистры
- •1.5. Представление команд в эвм
- •1.6. Основные стадии выполнения команд
- •2. СисТемная шина
- •2.1. Шины
- •2.2. Шина данных. Разрядность шины
- •2.3. Адресная шина. Разрядность шины
- •2.4. Шина управления
- •2.5. Цикл шины
- •2.6. Системные и локальные шины
- •2.7. Стандарты шин
- •3. Многоуровневая организация памяти
- •3.1. Регистровая память
- •3.2. Буферная память
- •3.2.1. Кэширование памяти
- •3.2.2. Принципы кэширования
- •3.2.3. Кэш прямого отображения
- •3.2.4. Наборно-ассоциативный кэш
- •3.2.5. Ассоциативный кэш
- •3.3. Оперативная память
- •3.3.1. Логическое распределение оперативной памяти
- •3.3.2. Стандартная оперативная память
- •3.4.Страничная и сегментная организация памяти. Виртуальная память
- •3.4.1. Режимы процессора
- •3.4.2. Организация памяти
- •3.4.3. Концепция виртуальной памяти
- •3.4.4. Страничная организация памяти
- •3.4.5. Сегментация памяти
- •3.4.6. Механизм замены (своппирования) страниц
- •3.5. Защита информации и памяти
- •3.6. Внешняя память
- •3.6.1. Классификация накопителей
- •3.6.2. Логическая структура дисков
- •3.6.3. Флоппи-диски
- •3.6.4. Сменные диски
- •3.6.5. Стриммер
- •3.6.6. Магнитооптические накопители
- •3.6.7.Накопители на гибких магнитных дисках Бернулли
- •3.6.8. Накопители на гибких магнитных дисках Zip
- •4. Система ввода-вывода
- •4.1.Принципы организации обменов данными
- •4.1.1. Структура с одним общим интерфейсом
- •4.1.2. Структура с каналами ввода-вывода
- •4.1.3. Основные параметры интерфейсов
- •4.1.4. Параллельная и последовательная передача данных
- •4.1.5. Методы передачи информации между устройствами эвм
- •4.2. Индивидуальные каналы
- •4.2.1. Основные типы каналов ввода-вывода
- •4.3. Ввод-вывод с отображением на память
- •4.4. Порты ввода-вывода
- •4.4.1. Параллельный порт
- •4.4.2. Последовательный порт
- •Адреса и прерывания последовательных портов
- •4.4.3. Развитие параллельного и последовательного интерфейсов
- •5. Организация прерываний
- •5.1 Механизм прерываний
- •5.1.1. Назначение системы прерываний
- •5.1.2. Порядок обработки прерывания
- •5.1.3. Характеристики системы прерывания
- •5.1.4. Приоритетное обслуживание запросов прерывания
- •5.1.5. Программное управление приоритетом
- •5.2. Организация системы прерываний микропроцессора х86
- •5.2.1. Аппаратные прерывания. Контроллер прерываний
- •5.2.2. Особенности обработки аппаратных прерываний
- •5.2.3. Внутренние прерывания
- •5.2.4. Таблица векторов прерываний
- •5.2.5. Процедуры прерываний
- •1. Пример выполнения упражнения тренинга на умение № 1
- •2. Пример выполнения упражнения тренинга на умение № 2
- •3.Пример выполнения упражнения тренинга на умение № 3
- •4. Пример выполнения упражнения тренинга на умение № 4
- •5. Пример выполнения упражнения тренинга на умение № 5
- •6. Пример выполнения упражнения тренинга на умение № 6
5. Пример выполнения упражнения тренинга на умение № 5
Задание
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=128 Кбайт и разрядность памяти тегов N=8.
Решение
Предварительно заполните таблицу, подобрав к каждому алгоритму конкретное соответствие из данного задания.
ыполните самостоятельно следующие задания:
Задание 5.1
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=256 Кбайт и разрядность памяти тегов N=4.
Задание 5.2
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=128 Кбайт и разрядность памяти тегов N=12.
Задание 5.3
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=64 Кбайт и разрядность памяти тегов N=8.
Задание 5.4
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=256 Кбайт и разрядность памяти тегов N=16.
Задание 5.5
Определить объем кэшируемой памяти при архитектуре прямого отображения, если объем кэш-памяти Vcache=512 Кбайт и разрядность памяти тегов N=12.
6. Пример выполнения упражнения тренинга на умение № 6
Задание
Представить код символа D (код 44h) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.
Решение
Предварительно заполните таблицу, подобрав к каждому алгоритму конкретное соответствие из данного задания.
Выполните самостоятельно следующие задания:
Задание 6.1
Представить код символа Z (код 5Ah) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.
Задание 6.2
Представить код символа N (код 4Eh) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.
Задание 6.3
Представить код символа W (код 57h) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.
Задание 6.4
Представить код символа R (код 52h) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.
Задание 6.5
Представить код символа F (код 46h) сигнальными уровнями ТТЛ для передачи по интерфейсу RS-232C.