МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ
РОССИЙСКОЙ ФЕДЕРАЦИИ
Южно-Российский государственный технический университет (НПИ)
Кафедра автоматики и телемеханики
МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к лабораторным работам по курсу
“Вычислительные машины, системы и сети"
(часть 1)
Лабораторная работа № 1 Изучение общей структуры арифметико-логического устройства эвм
Продолжительность работы – 4 часа.
Цель работы: Знакомство с принципами организации, элементной базой и основными схемами построения арифметико-логического устройства ЭВМ. Приобретение навыков проектирования логических схем данного типа с использованием пакетов автоматизированного проектирования.
Описание лабораторного стенда: В качестве лабораторного стенда используется IBM-совместимый компьютер.
Используемое программное обеспечение: – пакет автоматизированного проектирования электронных схем Micro-Cap 9 Demo, применяемый для моделирования работы цифровых электронных схем исследуемых в работе.
Подготовка к работе
Изучить по конспекту лекций и приведенной ниже литературе, следующие вопросы: перевод чисел из одной системы счисления в другую, особенности применения прямого обратного и дополнительного кода при выполнении арифметических операций ЭВМ, основные схемы построения много разрядных сумматоров и простейшего АЛУ.
Подготовить тетрадь для выполнения лабораторной работы.
Программа работы
Ознакомиться с логической схемой построения одноразрядного двоичного полусумматора и сумматора. Промоделировать схемы с использованием пакета МС5 и составить таблицы истинности каждой схемы.
Разработать схему много разрядного сумматора последовательного переноса требуемой разрядности, согласно предложенного преподавателем варианта (Табица. 1).
Табица. 1
|
Разрядность устройства |
||||||
Номер варианта |
№1 |
№2 |
№3 |
№4 |
№5 |
№6 |
№7 |
Сумматор с последовательным переносом |
6 |
5 |
4 |
3 |
6 |
5 |
4 |
Сумматор с параллельным переносом |
3 |
4 |
5 |
5 |
4 |
3 |
4 |
АЛУ |
4 |
3 |
3 |
4 |
3 |
4 |
4 |
Промоделировать работу сумматора, подав на его входы сигналы соответствующие двум слагаемым. Зарисовать временные диаграммы. Определить максимально возможное время суммирования, если задержка каждого простейшего логического элемента, составляющего сумматор, равна 10 нс. Подобрать такие сигналы на входах сумматора чтобы время суммирования было максимальным.
Разработать схему многоразрядного сумматора с параллельным переносом требуемой разрядности.
Промоделировать работу сумматора, подав на его входы сигналы соответствующие двум слагаемым. Зарисовать временные диаграммы. Определить максимально возможное время суммирования, если задержка каждого простейшего логического элемента, составляющего сумматор, равна 10 нс.
Разработать схему АЛУ на основе построенного многоразрядного сумматора, реализующее семь основных арифметических и логических операций над N-разрядными операндами. Промоделировать работу АЛУ для команд вычитания операндов, зарисовать временные диаграммы и кратко пояснить используемый принцип.