- •1. Микропроцессоры. Основные определения, классификация, закономерности развития, области применения, обобщенная структура.
- •2. Арифметико-логическое устройство (алу).
- •3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса.
- •Последовательный перенос.
- •Параллельный перенос.
- •4. Регистровое алу - базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации.
- •7. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд.
- •9. Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов.
- •10. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению.
- •11. Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-памяти.
- •3 Способа копирования из озу в кэш:
- •13. Основные режимы функционирования микропроцессорной системы. Выполнение основной программы, вызов подпрограмм.
- •14. Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений.
- •15. Системы с циклическим опросом. Блок приоритетных прерываний.
- •16. Обмен информацией между элементами в микропроцессорных системах. Режим прямого доступа к памяти. Арбитр магистрали.
- •17. Синхронный и асинхронный обмен информацией микропроцессора с внешними устройствами. Временные диаграммы и базовые микропрограммы обмена информацией.
- •18. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, суперскалярная архитектура.
- •19. Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана) и гарвардская архитектуры.
- •20. Структура современных 8-разрядных микроконтроллеров с risc-архитектурой.
- •21. Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура.
- •22. Структура процессов общего назначения на примере процессоров Intel p6.
- •23. Классификация архитектур параллельных вычислительных систем. Системы с разделяемой общей памятью.
- •24. Классификация архитектур параллельных вычислительных систем. Системы с распределенной памятью.
- •25. Обобщенная архитектура параллельных вычислительных систем. Системы с программируемой структурой.
- •26. Векторные и конвейерные вычислительные системы
- •27. Матричные вычислительные системы.
- •28. Машины, управляемые потоком данных. Принципы действия и особенности их построения. Графический метод представления программ.
- •29. Систолические вычислительные системы.
- •30. Кластерные вычислительные системы.
14. Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений.
1 режим: выполнение основной программы;
2 режим: вызов подпрограммы;
3 режим: обслуживание прерываний и исключений;
4 режим: прямой доступ к памяти.
Рассмотрим подробнее третий режим.
Прерывание - это автоматическое изменение хода программы, вызванное условием или совокупностью условий, возникающих в системе.
1. Программные – реализуются с помощью специальных команд. Фактически это переход по указанному адресу.
2. Аппаратные - это запросы от внешних устройств.
Маскируемые – можно запретить или разрешить с помощью соответствующих битов в регистре управления.
Немаскируемые – прерывания обслуживаются в первую очередь и не могут быть запрещены. Как правило, процессор имеет один вход для немаскируемых прерываний, на который подают запросы, возникающие в аварийных ситуациях.
3. Исключения – прерывание, вызванное блоком, отслеживающим ошибочные ситуации при работе с процессором (например, деление на ноль).
Действия при поступлении запроса на прерывание:
1. необходимо определить уровень приоритета поступившего запроса
2. сохранить в стеке текущее состояние программы
3. загрузить в программу-счетчик вектор прерываний (начальный адрес подпрограмм обработчика, обычно такие вектора хранятся в таблице) адрес первой команды
4. выполнение обработчика
5. восстановить исходное состояние
Основой характеристикой прерывания является время реакции на прерывание. Это время между поступившим запросом и первой выполненной полезной команды обработчика.
15. Системы с циклическим опросом. Блок приоритетных прерываний.
Методы реализации контроллера:
-система с циклическим запросом.
IO, I1,…, IN – запросы на прерывание.
CT – Счетчик прерываний, DC – дешифратор, INT-N – номер прерывания
Временная диаграмма:
Система должна сформировать код номера запроса и общий запрос по прерыванию. По сигналу RESET счетчик и триггер установить в нулевое состояние. На тактовый ход счетчика начинает поступать сигнал CLK. Код со счетчика поступает на вход дешифратора, на выходе которого будет только один активный сигнал, соответствующий входному коду. Если единичный уровень одного из выходов дешифратора совпадает с соответствующим запросом на прерывание, триггер устанавливает единичное состояние, запрещающее подачу тактовых импульсов на вход счетчика. С выхода триггера снимается общий запрос на прерывание, с выхода счетчика – код номера запроса.
Достоинством этой системы является то, что необходимы минимальные аппаратные затраты, а также простота реализации. К недостаткам можно отнести значительное время реакции на прерывание. Увеличение запросов приводит к резкому возрастанию затрат. В системе отсутствует ранжир запросов по приоритету.Система прерываний, в которой отсутствует ранжир по приоритетам ,называется одноуровневой.
Устранение последнего недостатка возможно с помощью дейзи-цепочки.
Блок приоритетных прерываний:
1-шифратор уровней приоритетов; 2-регистр текущего состояния (память); ЗТС – занесение текущего состояния сигнала; ЗМ - занесение микрокоманды; Т1, Т2 – триггеры 1 и 2 соответственно.
Схема имеет два режима работы:
активно происходит обработка запросов на прерывание, Т1 устанавливается в 1, Т2 в 0-ое состояние. С помощью компаратора сравнивается приоритет поступающего запроса и текущего состояния. Если приоритет поступившего запроса выше, то по сигналу занесения микрокомандой T2 устанавливается в 1, а Т1 сбрасывается и система переходит в неактивный режим.
В этом состоянии схема находится до тех пор, пока процесс не обработает запрос и не запишет приоритет текущего состояния в элемент памяти 2. Когда Т1 снова установит 1, то снова в активное.