3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса.

Возможно использование двух видов переносов:

• Последовательный

• Параллельный

Схема с последовательным переносом используется в тех случаях, где не требуется высокого быстродействия на обработку информации, но предъявляется требование минимума аппаратных затрат.

Для параллельного переноса:

- подготовительные функции первого порядка. Они используются при построении многоразрядных вычислительных систем для реализации межсекционного переноса.

Наращивание разрядности обрабатываемых слов однотипными секциями.

1. Последовательный перенос.

Максимальная задержка: от момента поступления сигнала до конца. Задержка всей цепочки 80 мкс.

2. Параллельный перенос.

Эти функции имеют аналитические соотношения аналогичные подготовительным функциям первого порядка.

Задержка СУП (схем ускоренного переноса) составляет 20нск. Следовательно, данная структура имеет задержку 40 м, т.е. в 2 раза меньше, чем у последовательного переноса.

Примеры использования АЛУ.

• Преобразователь прямого кода в обратный.

Данный преобразователь должен инвертировать все разряды кроме знакового, если число отрицательное, или оставить данное число без изменений, если оно положительное.

Пусть на наше устройство поступает число:

Выражение для АЛУ:

При S3=S2=0

N5	Результат	S3	S2	S1	S0	M	P0
0		0	0	0	1	0	X
1		0	0	1	0	0	X

Структурная схема будет иметь вид:

• Преобразователь прямого кода в дополнительный.

Данный преобразователь должен инвертировать все разряды, кроме знакового и прибавить единицу младшего разряда, если число отрицательное, оставить без изменения , если оно положительное.

При S3=S2=0

При А=0

5	Результат	S3	S2	S1	S0	M	P0
0		0	0	0	1	0	X
1		0	0	1	0	1	1

• Преобразовать из дополнительного кода в обратный.

ПриS3=S2=0

N5	Результат	S3	S2	S1	S0	M	P0
0		0	0	0	0	0	X
1		1	1	1	1	1	0

Структурная схема будет иметь вид:

Использование АЛУ в качестве решающего устройства целесообразно в тех случаях, когда количество реконфигураций не превышает 8. В иных случаях лучше использовать микропроцессор (т.к. резко возрастают аппаратурные затраты).

4. Регистровое алу - базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации.

- любая операция

Задачи:

- Синхронизация: заключается в формировании тактовых импульсов так, чтобы во всех регистрах схемы фиксировались достоверные данные

- Управления: заключается в формировании управляющих сигналов для выполнения заданных операций

Формирование управляющего сигнала и фиксация результатов происходит по перед. фронту тактовых импульсов. Данная структура позволяет реализовать заданную операцию, однако нет возможности сохранять промежуточные результат исчислений. Для устранения данного недостатка в структуре АЛУ вводится блок регистров общего назначения.

БРОН – блок регистров общего назначения

ВУ – внешнее устройство

Плюсы:

- При условии, что операнды A и B зафиксированы в регистре требуется 1 такт для фиксации результата в БРОН. (Однако для обмена с ВУ 1 такта не достаточно)

Минусы:

- В течение обмена с ВУ необходимо сохранять без изменения содержимое A и B.

- Медленный обмен с ВУ

При условии, что регистры A и B - зафиксированные операнды, требуется 2 такта для фиксирования результата в БРОН. 1 такт – результат записи в регистр C, а не следующем может совмещать операцию обмена с ВУ и запись результата в регистр общего назначения.

Совмещает достоинства двух предыдущих и устраняет их недостатки, улучшает большие аппаратные затраты.

5. РАЛУ с разрядно-модульной организацией. Состав и назначение сигналов управления. Организация цепей по сдвигу и переносу при построении вычислительных систем на основе АЛУ с разрядно-модульной организацией. Формирование набора операций, выполняемых АЛУ с разрядно-модульной организацией.

Наращивание разрядности производится только аппаратным путем, в отличие от однокристального РАЛУ.

Обозначения сигналов:

V0, V3 = 1 - запись

0 - чтение

V1, V2 = 0 0 – чтение

0 1 – сдвиг вправо

1 0 – сдвиг влево

1 1 – запись

ADR – адрес регистра БРОН

WR = 1 – чтение

0 – запись

А – сигнал управляющий мультиплексором

0 – от БРОН

1 – от ВУ

ISR, ISL – биты, сдвигаемые в регистр В при сдвиге влево и вправо соответственно.

Пример реализации схемы для операций с 8-ми разрядными операндами:

№	Операция		M		A	ADR	ISL	ISR	WR
1	Запись инф. от внешнего устройства в рег. А	X X X X	X	X	1	X	X	X	X	0 0 0 1

6. РАЛУ однокристального типа. Состав и назначение сигналов управления элементами РАЛУ однокристального типа. Организация аппаратной поддержки по формированию цепей по сдвигу и переносу для обеспечения наращивания разрядности обрабатываемых слов. Формирование набора операций, выполняемых АЛУ однокристального типа.

В однокристальном РАЛУ характерно наращивание разрядности аппаратным способом.

Поясним на примере: сложим 2-х разрядные числа с помощью 4-х разрядного РАЛУ:

Сигнал управляет режимом регистра А, при – запись, при хранение.

0 0 – хранит

0 1 – сдвиг вправо

1 0 – сдвиг влево

1 1 – запись

управляет режимом регистра С

ADR – адрес регистра БРОН

1 – чтение

0 – запись

А – сигнал управляющий мультиплекстором

0 – БРОН

1 – ВУ

P – управление записью в триггер (P=1 - запись)

С помощью сигнала осуществляется выбор либо при =0, либо содержимое при =1

С помощью сигнала выбирается какой разряд (старший или младший) будет записан в регистр . При =0 выбирается ОСР (старший разряд регистра B), при =1 выбирается ОМР

Сигнал управляет записью в регистр (L4=1 - запись)

С помощью сигнала задается источник данных для регистра B при сдвиге. При =0 выбирается ВИ (JS), при =1 на вход регистра B подается содержимое регистра .

РОН, АС, R1 увеличивают свою разрядность пропорционально количеству секций, используемого при построении ВУ.

R2, АЛУ – требуются для увеличения разрядности определённых связей по сдвигу и переносу. Управляющие сигналы на все секции процессор поступают параллельно, а информационные – последовательно.

№	Операция		M	P		A	ADR	W/R			JS
1	сдвиг влево регистра B, с использованием предыдущего результата сдвига	X X X X	X	X	X	X	X	1	0010	1110	X
2	Сложение. 2-х операндов А и В, млад. части которых А1,А2 а старшие по А3,А4. Рез. Помещ в БРОН по адресам А1,А2	1) X X X X 2)X X X X 3)1 0 0 1 4)X X X X 5)X X X X 6)1 0 0 1	X X 1 X X 1	XX 1 X X 1	X X X X X	0 0 X 0 0 X		1 1 0 1 1 0	0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0	X X X X X X X X X X X 0 X X X X X X X X X X X 1	X X X X X X