1.1.4.Анализатор логических сигналов (Logic analyzer)

Анализатор логических сигналов находится на панели инструментов «Instruments» (рис. 1 .4, а). С помощью анализатора можно просматривать одновременно до 16 цифровых сигналов. Соответствующие линии должны подключаться к расположенным слева контактам. Нижние контакты предназначены для сигнализации.

С помощью двойного щелчка кнопкой мыши по изображению анализатора можно открыть окно для просмотра результатов и настройки его свойств (рис. 1 .4, б), в котором отображаются временные диаграммы, полученные в результате моделирования схемы. На них по горизонтали расположена ось времени.

а	б
Рис. 1.4. Анализатор логических сигналов: а – изображение; б – окно просмотра результатов

Для удобства моделирования цифровых схем время измеряется в тактах. Длительность тактов (точнее говоря, частоту) можно выставить, нажав на панели «Clock» кнопку «Set». Длительность тактов целесообразно выставлять в соответствии с частотой работы генератора слов. Можно также изменить масштаб изображения, установив параметр «Clock per division» (тактов на деление).

С помощью двух визирных линий (вертикальные линии красного и синего цвета, обозначенные соответственно цифрами 1 и 2) можно точно определить время или интервал времени того или иного события в секундах.

Для переноса временных диаграмм в другие программы (например, в Word), необходимо воспользоваться окном «Analysis graphs», которое находится в меню «Analysis» – «Display graphs».

1.2.Задание к работе

Промоделируйте работу основных логических элементов при всех возможных вариантах входных воздействий.

1.3.Содержание отчета

В отчете необходимо привести все исследуемые схемы и результаты их моделирования, ответы на контрольные вопросы и выводы по работе.

1.4.Контрольные вопросы

1. Какие уровни напряжения используются для обозначения логических нолей и единиц в моделируемых элементах?

2. Запоминается ли при сохранении схемы информационное поле генератора слов? Если нет, то можно ли его сохранить каким-либо способом?

3. Каким образом можно определить значения сигналов, которые выставлены на выходах генератора слов?

4. Какая величина указывается в поле «Clock per division» логического анализатора?

5. Как можно изменить цвет отображаемой временной диаграммы?

6. Можно ли заставить логический анализатор отображать диаграммы с определенного момента, не прерывая моделирование схемы?

7. Как можно скопировать схему в другую программу? В каких случаях сделать это нельзя?

Лабораторная работа 2 арифметические схемы

Цель работы: изучение принципов построения и работы комбинационных схем.

2.1.Теоретические сведения

2.1.1.Сумматоры

Электронно-вычислительные машины обрабатывают информацию, представленную в двоичном виде.

Сложение чисел в двоичной системе исчисления производится аналогично сложению в десятичной, за исключением того, что при переносе в следующий разряд переносится двойка.

. . . . + 1 0 1 1 2 = 1 1 10 1 1 0 1 2 = 1 3 10 1 1 0 0 0 2 = 2 4 10

Рис. 2.5. Пример сложения двоичных чисел

Рассмотрим пример, в котором слева складываются два двоичных числа, справа – аналогичные десятичные (рис.  2 .5). Точкой обозначены разряды, в которые произошел перенос единицы в следующий разряд.

Построим схему сложения цифр одного разряда. Она должна вычислять логическую функцию, табличный вид которой приведен на рис. 2 .6, а.

a 0 0 1 1 b 0 1 0 1 s 0 1 1 0 p 0 0 0 1
а	б
Рис. 2.6. Одноразрядный сумматор (полусумматор): а – логическая функция; б – схема

В таблице (см. рис. 2 .6, а) строки «a» и «b» соответствуют входам схемы. В последних четырех столбцах приведены все возможные варианты входных значений. В строках «s» и «p» приведены значения для выходов суммы и переноса соответственно. Схема, реализующая логическую функцию, описанную в таблице, называется одноразрядным сумматором, или полусумматором (рис. 2 .6, б).

Для реализации многоразрядного сумматора необходимо использовать схему, которая осуществляет сложение с учетом переноса из предыдущего разряда и называется полным сумматором.

Рис. 2.7. Схема полного сумматора

Схема полного сумматора приведена на рис. 2 .7, где элемент SM – полусумматор; p_i-1 – перенос из предыдущего разряда; p_i – перенос в текущем разряде.

Рис. 2.8. Многоразрядный сумматор

Схема многоразрядного сумматора приведена на рис. 2 .8, где a_i и b_i – разряды первого и второго слагаемого соответственно; s_i – разряды суммы.