![](/user_photo/2706_HbeT2.jpg)
- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
2.2.2. Архитектура avr микроконтроллеров
Как было сказано ранее микроконтроллеры AVR представляют собой восьми разрядные RISC-микроконтроллеры с Гарвардской архитектурой и пониженным энергопотреблением. Набор команд, ограниченность которого свойственна RISC-архитектурам тем не менее необычно широк (120 команд), однако при этом сохранено основное преимущество RISC-архитектур повышенное быстродействие и сокращенное число операций обмена с памятью программ. Почти все команды размещаются в одной ячейке программной памяти и выполняются за один такт синхросигнала.Доступ к памяти данных и памяти программ осуществляется по разным шинам (по собственным шинам этих модулей), поэтому можно не только сделать различными разрядности этих шин, но и реализовать параллельное выполнение текущей команды и выборку и дешифрацию следующей.
На рис. 2.6 представлена структурная схема микроконтроллера АТ90S8515. Многие блоки по назначению аналогичны рассмотренным ранее блокам микроконтроллера и имеют такое же назначение. В памяти ЭСППЗУ (EEPROM) хранятся редко изменяемые данные ( калибровочные константы и т. п.), Указатель стека используется для организации стека в некоторой области памяти Аппаратного Стека (SRAM). Микроконтроллер имеет 32 программно доступных регистра общего назначения (РОН), которые объединены в регистровый файл. В отличие от ранее
рассмотренного микроконтроллера здесь АЛУ способно выполнять операции над содержимым любой пары РОН , т. е. все регистры непосредственно доступны для АЛУ и регистр – аккумулятор не требуется. Регистр состояния аналогичен рассмотренному ранее регистру PSW и выполняет те же функции.
Структура портов ввода – вывода немного отличается от предыдущего микроконтроллера. Порт представляет собою набор из восьми линий. Каждая из восьми линий любого порта конфигурируется как входная или выходная индивидуально с помощью управляющего слова, загружаемого в регистр направления передачи. Каждый бит этого слова задает конфигурацию своей линии. Вводимые или выводимые данные поступают в регистр данных. Входные и выходные сигналы проходят через буферные каскады (драйверы).
Последовательный SPI (Serial Peripheral Interface) периферийный канал применяется как для программирования микроконтроллера в последовательном режиме, так и для обмена данными с периферийными устройствами или между микроконтроллерами, если они работают в системе. Протокол обмена для SPI предусматривает работу в режиме либо ведущего (master), либо ведомого (slave).
Асинхронный последовательный интерфейс между микроконтроллером и внешними устройствами обеспечивается рассмотренным ранее блоком UART.
Кроме этого в рассматриваемом микроконтроллере имеется аналоговый компаратор напряжения, подключенный к двум специально выделеным линиям порта В. Компаратор позволяет реализовывать ряд достаточно необходимых функций,
например, служить формирователем при измерении длительности или частоты следования импульсов входного сигнала, служить в качестве элемента простейшего АЦП с обратным интегрированием и т. п.
Рис. 2.6. Структурная схема микроконтроллера AVR
Организация памяти и функционирование микроконтроллера AVR.
Согласно Гарвардской архитектуре, адресные пространства (АП) для памяти программ и памяти данных разделены. Память данных организована линейно и имеет два адресных пространства. В первом находятся адреса регистровой памяти и адреса статического ЗУ (SRAM). Во втором размещены адреса энергонезависимой
репрограммируемой памяти (EEPROM). Кроме того, возможно подключение к микроконтроллеру внешнего ОЗУ, для которого шины адреса и мультитиплексируемая шина адресов/данных организуется с помощью портов ввода/вывода РА и РС. Линии этих портов формируют 16-разрядные адреса для работы с внешней памятью больших объемов.
Распределение адресного пространства иллюстрируется рис. 2.7.
В регистровой области памяти размещены адреса регистров общего назначения РОН (32 адреса) и регистров ввода/вывода РВВ (64 адреса для адресации 64 байтов памяти). Соответственно общая емкость регистровой памяти составляет 96 байтов. Для адресов статической памяти отведены следующие 512 адресов. Подключение внешнего ОЗУ, как уже отмечалось, может довести емкость до 64 Кбайт. Обращение к внешнему ОЗУ увеличивает время выполнения команды на 1-2 такта для каждого обрабатываемого байта.
В пространстве РВВ размещаются операнды, служебные регистры микроконтроллера и регистры, относящиеся к внешним устройствам. В их числе 12 регистров для работы с портами ввода/вывода ( для каждого порта предусмотрены регистр данных, регистр направления данных и регистр выводов. Имеется также регистр – указатель стека.
Энергонезависимая память EEPROM, рассчитана на хранение редко изменяемых данных и имеет длительные операции записи, отличающиеся особым алгоритмом. Доступ к ней производится посредством трех регистров РВВ.
Программы, хранятся во флэш-памяти, а ее разрядность соответствует формату команд и составляет два байта.
Повышению производительности микроконтроллера способствует выполнение почти всех команд за один такт. Такая возможность – следствие конвейерной обработки
информации и непосредственного подключения АЛУ ко всем РОН. В нормальном режиме работы конвейера параллельно выполнению текущей команды происходит выборка и декодирование следующей. При нарушении последовательного
следования команд, например при появлении команды условного перехода, в работе конвейера возникает разрыв и время выполнения команды увеличивается до 2-4 тактов.
Начало выполнения программы инициируется сигналом сброса, после которого микроконтроллер обращается к стартовому адресу программы.
Рис. 2.6. Адресные пространства микроконтроллера AVR
В ходе выполнения программы микроконтроллер выполняет команду за командой, пока не дойдет до команды останова. Большая часть микропрограмм построена так, что определенный набор микрокоманд выполняется циклически, т. е. необходимость в команде останова отпадает.
Все множество команд, выполняемых микроконтроллером, можно разбить на следующие группы:
● команды пересылки данных;
● команды арифметических сдвигов;
● команды логических операций;
● команды операций с битами;
● команды передачи управления;
● команды управления системой.
Сопоставляя перечисленные группы команд с рассмотренными в предыдущей главе для CISC процессоров, можно отметить их большое сходство. Специфичная группа команд операций с битами содержит команды установки и сброса заданного разряда в регистре РОН или РВВ. Для удобства программирования задействованным разрядам регистров РВВ присваиваются символические имена, определение которых дается в специальном файле, подключаемом вначале программы.