![](/user_photo/2706_HbeT2.jpg)
- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
4.5.2. Синхронный r-s триггер
Небольшая доработка схемы рис. 4.32 позволяет получить синхронный R-S триггер со статическим управлением:
При наличии на входе С (рис.4.32) сигнала лог. «0» триггер сохраняет свое прежнее состояние независимо от состояния входов R и S. При наличии сигнала лог. «1» на входе С, триггер устанавливается в единичное состояние (уровень лог. «1» на выходе
Q), если при этом присутствует лог. «1» на входе S и лог. «0» на входе R. При наличии
сигнала лог. «1» на входе С, триггер устанавливается в нулевое состояние (уровень
лог. «1» на выходе
),
если при этом присутствует лог. «1» на
входе R
и лог. «0» на
Рис.4.32. Схема синхронного R-S триггера со статическим управлением
входе S. Вход С называется входом синхронизации или синхронизирующим входом. Состояние, когда одновременно на все входы триггера подаются лог. «1» является запрещенным. Разновидностями R-S триггеров являются триггеры R, S и E типов, схемы которых приведены на рис.4.33 а, б и в соответственно. Преимущества этих триггеров перед простым синхронным R-S заключаются в отсутствии запрещенных комбинаций на входах. Причем R – триггер при появлении на всех входах лог. «1» установится в лог. «0», S – триггер в лог. «1», а Е – триггер может устанавливаться в произвольное состояние (в зависимости от индивидуальных особенностей входящих в его состав лог. элементов).
4.5.3. Синхронный d - триггер со статическим управлением
Доработка схемы рис. 4.32 как показано на рис. 4.34 позволяет получить синхронный триггер с одним информационным входом, носящий название D - триггера (от слова delay) или триггера защелки (Data latch) .
Таблица истинности для D – триггера представлена в табл. 4.8.
Как следует из таблицы и схемы, изменение состояния на входе D во время, когда на входе С установлена лог. «1» приведет к изменению состояния выхода. Таким образом, на выходе триггера запоминается состояние входа D в последний момент времени при изменении состояния входа С от лог. «1» к лог. «0». Это свойство D – триггера со статическим управлением ограничивает его функциональное применение.
Рис. 4.33 Разновидности R-S триггера
Рис. 4.34 Синхронный D – триггер со статическим управлением
Таблица 4.8.
С |
D |
|
|
|
Название режима |
0 |
X |
Q |
Q |
|
Хранение |
1 |
0 |
Х |
0 |
1 |
Сброс |
1 |
1 |
Х |
1 |
0 |
Установка в «1» |
4.5.3. Синхронный d - триггер с динамическим управлением
Стремление получить синхронное устройство, которое позволяло бы считывать информацию только в определенные мгновения, привело к разработке триггеров с динамическим управлением. Они в настоящее время имеют наиболее широкое применение. Разновидностью таких устройств является D – триггер с динамическим управлением. Кроме динамического входа синхронизации и входа управления эти триггеры обычно содержат вход предустановки S и вход сброса R. Этот тип триггера является универсальным и имеет весьма широкое применение в логических устройствах.
Условное обозначение D – триггера с динамическим управлением приведено на рис. 4.35, а на рис. 4.36 приведена возможная внутренняя структура триггера, выполненная на элементах И-НЕ.
Рис. 4.35. Условное графическое изображение D – триггера с динамическим входом
Рис. 4.36. Внутренняя структура D – триггера с динамическим входом
Считывание состояния сигнала со входа D осуществляется по фронту сигнала на входе С, т. е. в момент изменения от лог. «0» к лог. «1». Этот триггер состоит из трех триггеров Т1…Т3. При наличии уровня лог. «0» на входе C, на выходах Х2 и Х3 Т1 и Т2, подключенных к входам Т3 установлены лог. «1», Т3 находится в режиме хранения информации, а Т1 и Т2 в режиме приема информации по входу D. При этом:
,
.
Это означает, что
при условии наличия лог. «1» на входах
один из триггеров Т1 или Т2 находится в
запрещенном состоянии, когда на обоих
выходах установлены лог. «1». Во время
перехода сигнала на входе С
из лог. «0» в лог. «1» запрещенное состояние
исчезает, и состояние триггеров Т1 и Т2
переписывается в Т3. При изменения
состояния входа D
во время, когда на входе С
установлена лог. «1» не приводит к
изменению состояния Т3, т. к. сигнал С
блокируется
выходными сигналами Т1 и Т2, поступающими
в противофазе. Для записи новой информации
необходимо снова подать на вход С
лог. «0», а
затем лог. «1». При изменении состояния
входа D
во время фронта на входе С
триггер работает неустойчиво (может
принять любое состояние), поэтому во
время действия фронта на входе С
сигнал на входе D
изменяться не должен, т. е. объединять
входы D
и С
не допускается.
Таблица истинности этого триггера приведена ниже.
Таблица 4.9.
Текущее состояние |
Последующее состояние |
Название режима |
|||||
|
|
С |
D |
|
|
|
|
1 |
1 |
0 |
Х |
Q |
Q |
|
Хранение |
1 |
1 |
|
0 |
X |
0 |
1 |
Запись 0 |
1 |
1 |
|
1 |
X |
1 |
0 |
Запись 1 |
0 |
1 |
X |
X |
X |
0 |
1 |
Сброс |
1 |
0 |
X |
X |
X |
1 |
0 |
Установка 1 |
0 |
0 |
X |
X |
X |
1 |
1 |
Неопределенный |
Рассмотренный D- триггер относится к универсальным типам триггеров, т. к. он может работать в разных режимах как синхронный, так и асинхронный.