- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
4.5. Последовательностные схемы цифровых автоматов
В последовательностных устройствах (схемах) выходные сигналы зависят не только от входных, но и от выходных сигналов и внутреннего состояния устройства в предшествующий момент времени. Для работы последовательностных схем принципиальное значение имеет наличие времени задержки распространения , рассмотренное ранее. Различают асинхронные и синхронные последовательностные схемы. В первых выходные сигналы изменяются сразу же после изменения входных сигналов. Во-вторых – выходные сигналы изменяются в строго определенные моменты времени. Для определения этих моментов служат специальные синхронизирующие сигналы.
Простейшим последовательностным устройством является триггер. Триггером называют последовательностную схему с несколькими устойчивыми состояниями. Наиболее часто используются триггеры с двумя устойчивыми состояниями. Различают триггеры с асинхронным управлением, когда его состояние зависит от текущего состояния входных сигналов в любой момент времени и триггеры с синхронным управлением, когда состояние триггера может измениться (в зависимости от состояния входных сигналов) только при наличии сигнала на синхронизирующем входе. По способу представления синхронизирующего сигнала различают триггеры со статическим управлением, когда состояние входных сигналов «считывается» в течение всего времени наличия сигнала на синхронизирующем входе и триггеры с динамическим управлением, когда состояние входных сигналов «считывается» в моменты изменения лог. уровня сигнала на синхронизирующем входе, т. е. по фронту или срезу этого сигнала. При считывании по фронту синхронизирующий вход называют прямым, а по срезу – инверсным.
4.5.1. Асинхронный r-s триггер
Асинхронный R-S триггер имеет два входа: вход установки S(et) и сброса R(eset) и два выхода: прямой Q и инверсный . Триггер переходит из текущего состояния на выходах Х к состоянию, когда на выходе Q устанавливается лог. «1», а на выходе - лог. «0» при подаче на вход S сигнала лог. «1», а на вход R сигнала лог.»0». И наоборот, триггер переходит из текущего состояния на выходах Х к состоянию, когда на выходе устанавливается лог. «1», а на выходе Q - лог. «0» при подаче на вход S сигнала лог. «0», а на вход R сигнала лог. «1». Состояние, когда одновременно на оба входа подаются сигналы лог. «1» является запрещенным. В практике более часто применяются R-S триггеры с инверсными входами, когда активными являются входные сигналы лог. «0». Таблица истинности для этого триггера представлена в таблице 4.7. Здесь значения Q и в ячейках таблицы говорят о том, что выходы могут принимать любое значение, совпадающее с предыдущим по времени значением, значение d соответствует запрещенному состоянию входов и будет доопределено на этапе оптимизации.
Таблица 4.7.
|
|
|
|
|
Название режима |
1 |
1 |
Q |
Q |
|
Хранение информации |
1 |
0 |
X |
1 |
0 |
Установка в «1» |
0 |
1 |
X |
0 |
1 |
Сброс |
0 |
0 |
X |
d |
d |
Запрещенное (неопределенное) состояние |
Карта Карно, соответствующая таблице 4.7. приведена на рис. 4.29.
Логическое уравнение по этой карте при условии, что d до определены как «1» будет иметь вид:
. (34)
Рис. 4.29. Карта Карно R-S триггера.
Схема, реализующая (34) представлена на рис. 4.30.
Рис. 4.30. R-S триггер
На рис. 4.30 сигналам и соответствует выход Q (пунктирная линия на рисунке).
На схемах R-S триггеры, полученные соединением двух элементов И-НЕ изображают как на рис. 4.31. Здесь же справа приведено условное графическое обозначение этого триггера как функционального элемента.
Рис. 4.31. Схема R-S триггера и его условное графическое изображение