1. Регистр сдвига вправо.

Перед записью – устанавливают «0», все триггеры в «0» состоянии. Запись последовательно со входа по тактовым импульсам. Для записи N разряда числа необходимо N триггеров и N тактовых импульсов.

Считывание – последовательное – опять же N тактовыми импульсами вся информация выходит с одного выхода Q₁; параллельное считывание необходимо вести после окончания N-ого тактового импульса до начала следующего N+1 импульса.

2. Регистр сдвига влево – получается путем подключения выхода 1-ог триггера Q₁ ко входу 2-ог триггера, а выход 2-ого ко входу 3-ого и т.д. Запись начинается в том случае на чинная со старшего разряда. С помощью регистра сдвига можно осуществлять преобразование информации из последовательной формы в параллельную. Если предусмотреть запись информации параллельным кодом в регистр, то можно осуществить преобразование параллельного кода в последовательный.

   3. . Реверсивный регистр – объединяет свойства регистров прямого и обратного сдвигов.

Отличие – дополнительная логика в межразрядных связях.

V – сигнал, управляющий направлением сдвига при V=1 – сдвиг вправо, при V=0 – влево.

Q_i-1 – сигнал с выхода младшего разряда.

Q_i+1 – сигнал с выхода старшего разряда.

55. Однократные пзу.

56. Репрограммируемые пзу. Постоянные запоминающие устройства (пзу). Диодная матрица.

Матрица содержит входные шины 1, 2, … С (слова) и выходные шины 1, 2, … Б (биты).

Хранимая в матрице информация фиксируется путем изъятия определенных диодов.

Например: пусть напряжение +5В («1») подается на входную шину (пусть 1), то, за счет проводимости диодов VD1, VD2, VD3 на выходную шину 1, 3, и 4 (биты) появится напряжение близкое к «1».

Входные шины могут выбираться последовательно или произвольно столько раз, сколько потребуется

Память «только для чтения» содержит в себе постоянно записанную информацию. Время, требуемое на опрос и считывание, называют временем обращения.

Недостаток: количество внешних выводов равно сумме входных шин и выходных шин С+Б. Для того, чтобы уменьшить число выводов, в чип с набором запоминания ячеек вводят вспомогательную схему: дешифратор и шифратор.

Благодаря этому число выводов для матрицы 8 8 с 16 сокращается до 6 (3 входа + 3 выхода).

По способу замены информации в ПУЗ их можно разбить на 3 группы:

1. Масочно-программируемые ПЗУ – в них информация программируется изготовителем.

2. Программируемые током. Изготовителем выпускаются с идентичным состоянием элементов. Конструкция позволяет потребителю самому с помощью специального устройства запрограммировать необходимое число ячеек.

3. Перепрограммированные ПЗУ. Память может стираться и программироваться вновь.

Масочно-программируемые пзу.

Кроме диодной матрицы может быть использована транзисторная матрица, причем как на биполярной структуре, так и на полевых транзисторах.

VT1 и VT2 – нагрузочные транзисторы (на затворах постоянное смещение). Если адресуется шина слов 1, то шина битов 1 замыкается на земляной провод, а шина битов 2 подключается к Е_с. Если же адресуется шина 2, то замыкаются обе шины битов.

Практическое программирование – подключение или отключение транзисторов может осуществляться двумя путями:

1. На стадии изготовления затвора и подключения его к соответствующей шине слов.

2. На стадии создания окисного слоя.