60. Поясніть функції контролера переривань вт57.
1.9 КПДП ВТ57. Назначение. Структура
Микросхема КР580ВТ57 представляет собой программируемое 4-канальное устройство прямого доступа к памяти (ПДП) и предназначена для организации по требованию периферийного устройства высокоскоростного обмена данными между памятью системы и периферийными устройствами, минуя центральный процессор. По каждому из четырех каналов обмен может происходить массивами данных до 16 Кбайт с возможностью задания начального адреса от 0 до 64 К Структурная схема микросхемы КР580ВТ57 представлена на рис. 1.16.
Рассмотрим назначение основных узлов и принцип их взаимодействия Микросхема может обслуживать до четырех периферийных устройств, запрашивающих режим ПДП подачей на схему приема запросов асинхронных сигналов DRQ0 - DRQ3. При поступлении двух и более запросов будет обслуживаться устройство с наивысшим приоритетом. Приоритет устанавливается программно. Возможны два режима установки приоритета: фиксированный, когда канал 0 имеет самый высокий приоритет, а канал 3 - самый низкий, и циклический сдвиг приоритета, когда после каждого цикла ПДП приоритет каждого канала изменяется. При поступлении запроса на ПДП устройство управления формирует сигнал HRQ «Запрос захвата», запрашивающий центральный процессор (ЦП) о возможности использования системной шины для организации ПДП. При поступлении от ЦП разрешения на пользование системной шиной HLDA схема приема запросов формирует сигнал DASK0 - DASK3, подтверждающий запрашивающему периферийному устройству возможность ПДП.
Для хранения начального адреса и числа циклов ПДП используются два 16-разрядных регистра на каждый канал, которые образуют ЗУ емкостью 8X16 бит. Оба регистра - регистр адреса и регистр числа циклов - должны быть загружены перед началом работы. В регистр адреса записывается адрес первой ячейки памяти, к которой должно быть обращение. Значения, записываемые в младшие 14 разрядов регистра числа циклов, указывают число ПДП минус 1 до появления сигнала ТС «Конец счета» на выходе микросхемы. В двух старших разрядах регистра числа циклов указывается режим обмена данными: проверка, запись, чтение.
Устройству управления формирует все управляющие сигналы, необходимые для осуществления различных режимов работы микросхемы КР580ВТ57. Схема выработки сигналов запись/чтение обеспечивает прием, формирование и выдачу сигналов, осуществляющих обмен информацией между ЦП и схемой ПДП, между памятью и периферийными устройствами.
Режим работы микросхемы устанавливает 8-разрядный регистр установки режимов. Запись в регистр осуществляется в режиме программирования после загрузки регистра адреса и регистра числа циклов, сброс, т. е. установка в исходное состояние, - подачей сигнала RESET. Записывая в регистр установки режима определенную информацию, можно установить следующие режимы работы (обслуживания) схемы ПДП: автозагрузка (повторение ранее выбранного массива адресов), конец счета, удлиненная/обычная запись, фиксированный/циклический приоритет.
Регистр состояния каналов указывает, какой канал достиг условия конца счета. Буфер адреса предназначен для приема и выдачи кода адреса. Двунаправленные адресные шины А0 - A3 в режиме программирования являются входами, выбирающими один из регистров, информация с которого должна быть считана или, наоборот, записана. В режиме обслуживания они являются младшими разрядами 16-разрядного адреса памяти. Выходы А4 - А7, имеющие состояние «Выключено», предназначены для выдачи 4 - 7 разрядов 16-разрядного адреса памяти.
Буфер данных состоят из восьми двунаправленных схем, каждая из которых имеет на выходе состояние «Выключено» и предназначена для сопряжения устройства ПДП с шиной данных МП, При программировании загрузка регистра адреса, регистра числа циклов или регистра установки режимов осуществляется из ЦП через шину данных за два командных цикла.
При чтении содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в ЦП также через шину данных. В течение циклов ПДП микросхема КР580ВТ57 управляет системной шиной и выдает через буфер данных старшие восемь разрядов адреса памяти одного из регистров адреса ЗУ. Эти разряды адреса передаются в начале каждого цикла ПДП, а затем шина данных освобождается для обмена данными между памятью и периферийными устройствами в течение оставшейся части цикла ПДП.