57. Охарактерезуйте системну і резидентну шини.

Системна шина – це основна магістраль, по якій відбувається обмін інформацією між процесором та всіма решта пристроями.

Системна шина складається з 3 шин:

• Адресна шина.

• Шина даних.

• Командна шина.

Адресна шина

По адресній шині пересилаються адреси комірок оперативної пам’яті, з яких процесор вибирає команди та дані для цих команд. В сучасних комп’ютерах адресна шина є 32-розрядною, тобто складається з 32 провідників.

Шина даних

По шині даних відбувається пересилка власне даних з оперативної пам’яті до регістрів процесора і навпаки. В сучасних комп’ютерах шина даних є 64-розрядною.

Командна шина

По командній шині до процесора надходять команди, від нього керуючі команди до оперативної пам’яті або до пристроїв вводу/виводу. Командна шина визначає розрядність процесора і для сучасних комп’ютерів є 64-розрядною.

Шини на материнській платі використовуються не лише для зв’язку внутрішніх пристроїв з процесором. Вони також взаємодіють з пристроями, що під’єднуються до материнської плати або через внутрішні роз’єми – слоти, або через зовнішні роз’єми – порти за схемою.

Резидентна шина - ??? хз не нашел, в нете особо нечего ненаписано….

58. Дайте характеристику програмних інтерфейсних контролерів.

??? хз не нашел, в нете особо нечего ненаписано…. :0

Контроллер прерываний (англ. Programmable Interrupt Controller, PIC) — микросхема или встроенный блок процессора, отвечающий за возможность последовательной обработки запросов на прерывание от разных устройств.

Как правило представляет собой электронное устройство, иногда выполненное как часть самого процессора или же сложных микросхем его обрамления, входы которого присоединены электрически к соответствующим выходам различных устройств. Номер входа контроллера прерываний обозначается «IRQ». Следует отличать этот номер от приоритета прерывания, а также от номера входа в таблицу векторов прерываний (INT). Так, например, в IBM PC в реальном режиме работы (в этом режиме работает MS-DOS) процессора прерывание от стандартной клавиатуры использует IRQ 1 и INT 9.

В первоначальной платформе IBM PC используется очень простая схема прерываний. Контроллер прерываний представляет из себя простой счётчик, который либо последовательно перебирает сигналы разных устройств, либо сбрасывается на начало при нахождении нового прерывания. В первом случае устройства имеют равный приоритет, во втором устройства с меньшим (или большим при обратном счёте) обладают большим приоритетом[1].

'" Система векторных прерываний ВМ80/ВМ85А может быть построена различными

способами. Наиболее эффективно она реализуется с помощью специальной БИС типа

КР580ВН59 (ВН59), называемой программируемым контроллером прерываний (ПКП).

Микросхема выполняется по п-МОП-технологии и размещается в 28-выводном корпусе с

вертикальным расположением выводов. Она совместима с ТТЛ-схемами. Для работы БИС

требуется единственный источник питания +5 В.

На основе ПКП ВН59 формируется 8-уровневая приоритетная система векторных

прерываний для МП типов ВМ80/ВМ85А. Несколько контроллеров ВН59 могут соединяться

каскадно для расширения числа уровней прерывания до 64. Прибор обеспечивает работу в нескольких режимах, позволяя оптимизировать

логику работы системы прерываний согласно требованиям, предъявляемым к МС. Структурная

схема и условное графическое обозначение ПКП приведены на рис. 3.41. •-' Рассмотрим работу

ВН59 в автономном режиме (рис. 3.42). Один или несколько запросов на прерывания (переход из

0 в 1) подаются на входы 1RO—IR7 и запоминаются в регистре запросов IRR (Interrupt Request

Register). Регистр обслуживания ISR (In Service Register) содержит все запросы, которые в данное

время находятся в стадии обработки. Регистр маски IMR (Interrupt Mask Register) используется

для маскирования отдельных уровней. Запрет некоторого уровня соответствует единице в

соответствующем разряде IMR.

Приоритетная логика выбирает разрешенный запрос на прерывание с наивысшим

приоритетом из числа поступивших и сравнивает его с текущим приоритетом запросов,

находящихся на обслуживании. При превышении последнего ПКП генерирует сигнал INT (рис.

3.43). Микропроцессор подтверждает прием запроса INT генерацией строба 1NTA, под

воздействием которого запрос с высшим приоритетом из IRR фиксируется в соответствующем

разряде ISR. Принятый к обслуживанию IRR-бит сбрасывается и прием нового запроса

разрешается. Одновременно с этим ПКП генерирует код команды CALL (OCDH), который

принимается МП. В ответ ВМ80/ВМ85А инициирует еще два следующих друг за другом INTA

цикла. Во время этих циклов ПКП передает в МП полный адрес программы обслуживания

прерывания, принятого к обработке: сначала младший, а затем старший байт адреса.

Установленный в ISR бит остается в состоянии 1 до окончания процедуры обслуживания. В

конце процедуры в ПКП.