Многоразрядные сумматоры
Обычно в ЭВМ используют обработку данных параллельно по разрядам. Для такой обработки используются многоразрядные (параллельные) сумматоры.
Сумматор для параллельной обработки данных получают на основе поразрядного соединения одноразрядных схем.
Пример построения многоразрядного сумматора представлен на рис. 3.20.
Сумматор имеет 2n входных разрядных линий ai и bi для приема цифр слагаемых, n выходных линий Sn разрядов суммы, выход переноса Рn из старшего разряда и вход переноса р0 на младший разряд сумматора.
На функциональных схемах многоразрядные функциональные узлы обозначаются в виде прямоугольников с тремя полями (рис.3.21).
В основном поле обозначается функциональное назначение схемы. Для сумматора это SM (СМ, ).
Боковые поля предназначены для обозначения данных: левое поле для входных данных, правое – для выходных.
Дешифраторы
Дешифратор – это устройство, которое имеет n входов и 2 n выходов, причем каждой i-ой комбинации сигналов на входе соответствует сигнал на одном определенном 2i-ом выходе. Другими словами, дешифратор – это устройство, которое дешифрирует число в позицию. В частных случаях дешифратор может содержать меньшее (< 2 n) количество выходов. Это неполные дешифраторы. Дешифраторы предназначены для декодирования (распознавания) кодовых комбинаций (адрес устройства, код операции и т. д.).
Рассмотрим синтез дешифратора на 3 входа и 8. Таблица истинности дешифратора на три входа представлена в таблице 3.2.
Дешифратор на три входа содержит восемь конъюнкторов, каждый на три входа, и три инвертора.
|
Таблица 3.2. Таблица истинности дешифратора |
|||
|
Истинности выходов дешифратора на три входа |
|||
|
Входы |
№ активной выходной шины Di и ПФ выхода. |
||
|
a |
b |
с |
|
|
0 |
0 |
0 |
0 – D0
=
|
|
0 |
0 |
1 |
1 – D1
=
|
|
0 |
1 |
0 |
2 – D2
=
|
|
0 |
1 |
1 |
3 – D3
=
|
|
1 |
0 |
0 |
4 – D4
=
|
|
1 |
0 |
1 |
5 – D5
=
|
|
1 |
1 |
0 |
6 – D6
=
|
|
1 |
1 |
1 |
7 – D7
=
|
Схема дешифратора на три входа и его обозначение на функциональных схемах представлена на рис. 3.22. Для обозначения функционального назначения схемы для дешифраторов используются символы DC (ДШ). Представленный на рис. 3.22 дешифратор имеет дополнительный вход синхросигналов. Использование синхросигналов позволяет задерживать выходные сигналы на выходе дешифратора на время переходных процессов после смены входных переменных.
