- •Архитектура современных эвм
- •Содержание
- •1. Задание на курсовое проектирование
- •1.1. Исходные данные
- •2 . Структурная схема разрабатываемой системы
- •4. Форматы данных, команд и способы адресации
- •4.1. Форматы данных
- •4.2. Формат команд
- •7. Алгоритмы выполнения отдельных операций
- •7 Оп команд y1 y2 x1 y4 ram d fl a rd wr rg рд .1. Выборка команды
- •7.2. Обработка адресной части команды
- •7.3. Арифметические и логические операции
- •Память данных
- •7.6. Обработка запроса на прерывание.
- •8. Назначение сигналов
- •9. Заключение
Министерство образования Российской Федерации
СПбГЭТУ
Курсовая работа по предмету
Архитектура современных эвм
Выполнила: XXX X. X.
гр. 9362
Проверил: Анисимов А.В.
Санкт-Петербург 2001
Содержание
1. Задание на курсовое проектирование 4
1.1. Исходные данные 4
2. Структурная схема разрабатываемой системы 5
3. Структура регистровой памяти 6
4. Форматы данных, команд и способы адресации 8
4.1. Форматы данных 8
4.2. Формат команд 8
4.3. Способы адресации 9
5. Структурно-функциональная схема процессора 10
Y13, Y14 10
Р1, Р2 10
Y9 10
Y3 10
АЛУ _ 10
УУ 10
АЛУ 10
Пуск 10
СМ 10
Y16 10
Y2 10
Y1 10
РК 10
РК 10
Y17 10
ДШ 10
УУ 10
{У} 10
Ост 10
Пуск 10
Останов 10
Адрес 10
6. Обобщённый алгоритм функционирования 12
7. Алгоритмы выполнения отдельных операций 14
7.1. Выборка команды 14
7.2. Обработка адресной части команды 15
7.3. Арифметические и логические операции 16
7.4. Передача управления 18
7.5. Ввод – вывод 19
7.6. Обработка запроса на прерывание. 20
8. Назначение сигналов 21
9. Заключение 21
1. Задание на курсовое проектирование
Разработать архитектуру однокристального RISC процессора для встроенных применений, который может использоваться, например, в составе систем управления в реальном масштабе времени.
1.1. Исходные данные
-
Формат данных: 8 разрядов с ФТ, 16 разряда с ФТ.
-
Адресность: 3.
-
Способ адресации: непосредственная, относительная, прямая.
-
Регистровая память: 64 функционально ориентированных 8-ми разрядных регистра.
-
Шина адрес – данные: совмещённая шина адреса и данных.
-
Память данных: объём – 1 Кб, 16 разрядов шины данных.
-
Память команд: объём – 1 Кб, 64 разрядов шины команд.
-
Ввод – вывод: по аналогии с ячейками памяти.
-
Прерывания: одноуровневая система прерываний.
2 . Структурная схема разрабатываемой системы
В
Рис. 1
3
R0 R1 R2 . . .
R13
R14
R15
R16
R17
R18 . . .
R29
R30
R31
7 0
R32
R33
R34 . . .
R53
R54
R59
7 0
R60
R61
R62
R63
7 0
В
7 0
Рис. 2
-
R0 – R15 регистры для хранения данных
-
R16 – R31 регистры для хранения результатов операций
-
R32 – R55 регистры для хранения базовых адресов
-
R
IP
15
0
Flags
РК
63
0
РД
15
0
РА
15
0
РКОП
15
0
Р1
15
0
Р2
15
0
Р3
15
0
Р4
15
0
60 – R63 регистры для хранения индексов
Р
Рис. 3
Регистры IP, Flags, СМ, Р1, РКОП, РК, РД и РА являются системными (см. рис. 3).
Регистр IP представляет собой счётчик команд, в котором постоянно хранится адрес следующей команды, которую необходимо выполнить. Данный регистр недоступен для пользователя, однако существует один из способов его изменения – это команды перехода.
В регистре Flags хранится состояние процессора (см. рис. 3).
Z – признак нулевого результата;
C – признак переноса из старшего разряда;
S – знак результата;
O – признак переполнения результата;
I – разрешение прерывания;
T – пошаговый режим;
U – режим супервизор/пользователь.
Регистр РК представляет собой регистр команд, в который записывается выполняемая команда.
Регистр РД – регистр данных.
Регистр РКОП – регистр кода операции.
Регистр РА– регистр адреса.
Регистры Р1, Р2, Р3 и Р4 это внутренние регистры АЛУ. Они предназначены для хранения 1-го и 2-го операндов, а также результатов и флагов выполнения операции. Это внутренние регистры и они недоступны для программиста.