6. Функциональная схема цпу

Функциональная схема ЦПУ представлена на рис.8.

Рис. 8. Функциональная схема ЦПУ.

2. Узел зу

Микропроцессор К1810ВМ86 адресует пространство ОЗУ объемом 1 Мбайт с двухбайтовой организацией. ЗУ К1810ВМ86 состоит из двух банков. Старший банк ЗУ хранит старший байт 16-разрядного слова и выбирается по сигналуBHE = 0, младший – хранит младший байт слова и выбирается по сигналу A0=0. Таким образом, под управлением сигналов выборки с линий BHE, A0 организуется доступ к словам ЗУ или отдельным байтам.

Оперативные запоминающие устройства (ОЗУ) реализуются на БИС ОЗУ статического или динамического типа. Так как ОЗУ динамического типа требуют устройств регенерации и следовательно дополнительного оборудования, то для организации ОЗУ выбираем БИС статического типа КР537РУ17, которая имеет организацию памяти 4Кх8, напряжение питания +2В, токовым потреблением 94 мА и временем выборки 200нс. Согласно заданию необходимо реализовать ОЗУ размером 8Кбайт, для реализации которого достаточно 2-х БИС ОЗУ КР537РУ17, включенных попарно по схеме наращивания разрядности, получим 4Кх16.

Постоянное запоминающее устройство (ПЗУ) реализуем на БИС ПЗУ AMD AM2764 [2,3] с временем выборки 80нс, которая имеет организацию памяти 8Кх8, напряжение питания +5В, потребляемая мощность 320 мВт. Согласно заданию необходимо реализовать ПЗУ размером 16Кбайт, для реализации которого достаточно 2-х БИС ПЗУ AM2764, включенных по схеме наращивания разрядности, получим 8Кх16.

Для реализации блока ЗУ нам будут также необходимы следующие элементы: вентили для селекции и организации управляющих сигналов чтения/записи (будем использовать ИС КР1533ЛЛ1(2илиХ4), 1533ЛН1(неХ6), 1533ЛА4(3и-неХ3)) [4]).

Селекция между ОЗУ и ПЗУ будет осуществляться через линию A19 при A19=0 ОЗУ, при A19=1 ПЗУ.

На рис.9 представлена функциональная схема ОЗУ.

Рис.9. Функциональная схема ОЗУ.

На рис.10 представлена функциональная схема ПЗУ.

Рис.10. Функциональная схема ПЗУ.

3. Узел ввода/вывода

   1. Контроллер прерываний

Микропроцессор К1810ВМ86 обрабатывает программные, внутренние и внешние прерывания. В задании на проектирование микропроцессорной системы требуется наличие восьми линий прерываний. Для выполнения этого требования выбираем БИС ПКП К1810ВН59А [1]. ПКП К1810ВН59А подключаем к соответствующим выходам от ФШУ, МП в соответствии к требованиям на применение. БИС работает в режиме главной, поэтому на входSP подается сигнал логической единицы, а входы CAS2…CAS0 не используются. Выбор ИС в адресном пространстве осуществляется с помощью адресного селектора.

Функциональная схема программируемого контроллера прерываний изображена на рис.11.

Рис. 11. Функциональная схема КП

2. Параллельный порт

Согласно техническому заданию необходимо реализовать параллельный порт на 8 выходных линий. Для этого будем использовать БИС КР580ВВ55А [1]. БИС КР580ВВ55А подключаем к соответствующим выходам от ФШУ, МП в соответствии с требованиями на применение. Выбор ИС в адресном пространстве осуществляется с помощью адресного селектора.

Функциональная схема параллельного порта приведена на рис.12.

Рис.12. Функциональная схема порта параллельного канала.