4.Архітектура мрр

Наступним кроком стало рішення відмовитися від єдиного адресного простору для всіх процесорів багатопроцесорної системи. В МРР системах кожному процесору приписана його власна оперативна пам'ять. Інші процесори не мають нагоди звернутися до не своєї пам'яті, проте процесори зв'язані комунікаційним середовищем. Кожний процесор має нагоду передати іншому процесору повідомлення через комунікаційне середовище. Звичайно комунікаційне середовище влаштовано таким чином, що повідомлення для інших процесорів доставляються транзитним чином через треті процесори. Про такі системи говорять як про системи з розподіленою пам'яттю

Трійку процесор, пам'ять, устаткування для комунікацій звичайно виносять на окрему друкарську платню і надалі називають вузлом МРР системи. При цьому на кожному вузлі може функціонувати або повноцінна операційна система (як в системі RS/ 6000 SP2), або урізаний варіант, що підтримує тільки базові функції ядра, а повноцінна ОС працює на спеціальному управляючому комп'ютері (як в системах Cray T3E, nCUBE2). Зараз на вузол МРР системи досить часто встановлюють декілька процесорів або багатоядерні процесори. В результаті вузол МРР системою може бути SMP системою. У вузлах апаратні засоби для організації комунікацій влаштовані так, що звільняють центральний процесор від участі в трансляції даних.

Така архітектура обчислювальної системи усуває одночасно як проблему конфліктів при зверненні до пам'яті, так і проблему когерентності кеш-пам'яті. Це дає можливість практично необмеженого нарощування числа процесорів в системі. Успішно функціонують МРР системи з сотнями і тисячами процесорів (ASCI White - 8192, Blue Mountain - 6144). Продуктивність наймогутніших систем досягає 10 Tflops. Важливою властивістю МРР систем є їх високий ступінь масштабованості. Залежно від обчислювальних потреб для досягнення необхідної продуктивності вимагається просто зібрати систему з потрібним числом вузлів.

Проте, у даного класу так само є ряд своїх особливостей. Для МРР систем на перший план виходить проблема ефективності комунікаційного середовища. Для МРР систем надзвичайно важливо як вузли зв'язані між собою. Від кількості транзиту (передач через проміжні вузли), при передачі повідомлення, залежить ефективність роботи

комунікацій в МРР системах. Спосіб об'єднання вузлів для передачі повідомлень через інші вузли МРР системи задається так званою топологією комунікаційного середовища. Топології існуючих МРР систем вельми різноманітні. В Intel Paragon процесори образовывают прямокутну двовимірну сітку. Для цього в кожному вузлі достатньо чотирьох комунікаційних каналів. В комп'ютерах Cray T3D/T3E застосовується топологія тривимірного тора. Відповідно, у вузлах цього комп'ютера є шість комунікаційних каналів. Фірма nCUBE використовує в своїх комп'ютерах топологію п-мерного гиперкуба. Іноді для з'єднання обчислювальних вузлів використовується ієрархічна система високошвидкісних комутаторів.

5.Архітекттура smp

Симетричні мультипроцесорні системи (SMP)

SMP-системи складаються з деякої кількості однорідних процесорів і масиву пам'яті що розділяється між процесорами. Найпростіше рішення - це коли процесори звертаються до пам'яті через загальну системну шину. Виявилося, що така архітектура погано масштабується по відношенню до числа процесорів. Проблема полягає в зростанні числа колізій із збільшенням числа процесорів при зверненні до загальної шини. Цю проблему вдалося частково розв'язати за допомогою наступного прийому. Оперативна пам'ять ділиться на декілька блоків, де кожний блок підключений до своєї загальної шини, а загальні шини по числу блоків зв'язуються з кожним з процесорів через повнозв'язаний комутатор. Таким чином вдається понизити число конфліктів на шині і зробити доступ в пам'ять для процесорів паралельним. При цьому обіг в пам'ять для будь-якого процесора все-равно відбувається за однаковий час. На жаль, вартість устаткування за рахунок комутатора значно зростає і побудувати таку систему з великим числом процесорів досить складно (більш ніж 32).

Сучасні системи SMP архітектури полягають, як правило, з декількох однорідних мікропроцесорів і масиву загальної пам'яті, підключення до якої проводиться з допомогою або загальної шини, або комутатора, що серійно випускаються, або комбінованим способом, як це було показано раніше (див. Малюнок 2.2.1.1).

Наявність загальної пам'яті значно спрощує організацію взаємодії процесорів між собою і спрощує програмування, оскільки паралельна програма працює в єдиному адресному просторі. Проте існує ряд проблем, властивих системам цього типу. Всі вони, так чи інакше, пов'язані з оперативною пам'яттю. Крім конфліктів при зверненні до загальної шини пам'яті виникла проблема, пов'язана з наявністю кеш-пам'яті. В багатопроцесорних системах, побудованих на базі мікропроцесорів з вбудованою кеш-пам'яттю, порушується принцип рівноправного доступу до будь-якої точки пам'яті. Дані, що знаходяться в кеш-пам'яті деякого процесора, неприступні для інших процесорів. Це означає, що після кожної модифікації копії деякої змінної, що знаходиться в кеш-пам'яті якого-небудь процесора необхідно проводити синхронну модифікацію самої цієї змінної, розташованої в основній пам'яті, що породжує великі невигідні витрати і, як наслідок, падіння продуктивності.

Прикладами SMP систем є: HP 9000 (Exemplar), Sun Fujitsu PRIMEPOWER 850.

6.Технологія PVP.

Паралельні векторні системи (PVP)

Варіантом симетричних багатопроцесорних систем є векторні паралельні системи, основною ознакою яких є наявність спеціальних векторно-конвейєрних процесорів, в яких передбачені команди однотипної обробки векторів незалежних даних.

Як правило, декілька таких процесорів (1-16) працюють одночасно над загальною пам'яттю (аналогічно SMP) в рамках багатопроцесорних конфігурацій. Декілька таких вузлів можуть бути з'єднано за допомогою комутатора (аналогічно МРР).

Fujitsu Sun PRIMEPOWER 850 сервер (надалі pp850), встановлений в Науково-дослідному інституті физико-хімічної біології

им. А. Н. Белозерського. Використовується в першу чергу для розрахунків, пов'язаних з біологією і хімією. В рр850 встановлено 16 процесорів SPARC64-V 1,89 GHz, кеш першого рівня (L1) 256 KiB на процесор, 3 MiB кеш другого рівня на процесор, 128 GB оперативної пам'яті в максимальній конфігурації.

Як показано на малюнку 2.2.2.1, підсистема доступу в оперативну пам'ять розділена на 4 блоки. Кожний блок сполучає 4 процесори і один контролер периферійних пристроїв. Кожний блок відповідальний за когерентність кешів другого рівня. Адресний простір оперативної пам'яті розподілений між блоками таким чином, що спершу додаток звертається до пари блоків, а потім у разі обігу за адресою з великим номером відбувається звернення до решти 2 блоків і в цьому випадку адреси починають розподілятися вже по чотирьох блоках. Кожний блок управляє чотирма модулями пам'яті, і адреси, по аналогії з блоками, також розподілені. Блоки сполучені між собою каналом зв'язку з частотою роботи 540 MHz, що в кінцевому випадку для всієї системи цілком дозволяє передавати 41,8 GiB в секунду. Вся система в цілому по доступу в пам'ять є SMP системою.