Счётчик Джонсона
Счётчик Джонсона отличается от рассмотренного кольцевого счётчика тем, что в нем сигнал обратной связи на входы триггера младшего разряда сдвигового регистра подается не с прямого, а с инверсного выхода триггера старшего разряда. Благодаря этому если в исходном состоянии триггеры всех разрядов регистра установлены в 0, то при поступлении импульсов синхронизации начнётся их постепенное переключение в 1. После того как все триггеры окажутся в единичном состоянии, начнется их поочередное (начиная с триггера младшего разряда) переключение в 0 и т.д. Следовательно, число рабочих состояний такого счётчика равно удвоенному числу его разрядов. Функционирование десятичного счётчика Джонсона осуществляется в соответствии с табл.13.4. Смена состояний такого счётчика происходит в соответствии с кодом Либау-Крейга. Для получения двоично-десятичного кода к выходам счётчика необходимо подключить комбинационную схему – преобразователь кодов.
|
Таблица 13.4 | |||||
|
Тактовый импульс |
Q4 |
Q3 |
Q2 |
Q1 |
Q0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
0 |
1 |
|
2 |
0 |
0 |
0 |
1 |
1 |
|
3 |
0 |
0 |
1 |
1 |
1 |
|
4 |
0 |
1 |
1 |
1 |
1 |
|
5 |
1 |
1 |
1 |
1 |
1 |
|
6 |
1 |
1 |
1 |
1 |
0 |
|
7 |
1 |
1 |
1 |
0 |
0 |
|
8 |
1 |
1 |
0 |
0 |
0 |
|
9 |
1 |
0 |
0 |
0 |
0 |
14. Одновибраторы
14_2 Мультивибраторы
15. Формирователи коротких импульсов
16. Антидребезговые формирователи импульсов
17-18. Дешифраторы
Дешифратор или декодер (decoder) - это комбинационный операционный узел, преобразующий m-разрядный двоичный позиционный код в n=2m –разрядный унитарный код. Из всех n выходов дешифратора активный уровень появляется только на одном, номер которого определяется двоичным числом, установленном на адресных входах.
Дешифраторы применяются в устройствах управления для дешифрации операций или микрокоманд в управляющие сигналы, в запоминающих устройствах для выбора ячейки памяти при записи или считывании информации, для преобразования двоично-десятичного кода в семисегментный, для реализации различных логических функций и др.
Если при m входах дешифратор имеет n=2m выходов, то такой дешифратор называется полным. При 2m-1<n<2m дешифратор называется неполным, или частичным. Такой дешифратор использует лишь часть возможных наборов, имеет меньшее число выходов и внутренних схемных элементов.
Условное обозначение дешифратора на 3 входа показано на рис. 14.1.
Входы дешифратора обычно называются адресными и нумеруются не порядковыми номерами, а в соответствии с весами двоичных разрядов, т.е. не 1,2,3,4,5..., а 1, 2, 4, 8, ... Число входов и выходов дешифратора указывают таким бразом: 3-8 (читается «три в восемь»); 4-16, 4-10 (это неполный дешифратор). Функционирование полного дешифратора с m входами определяется табл. 14.1.
|
|
Таблица 14.1. |
| ||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
аm |
аm-1 |
… |
а3 |
а2 |
а1 |
y0 |
y1 |
y2 |
… |
|
|
| ||
|
0 |
0 |
… |
0 |
0 |
0 |
1 |
0 |
0 |
… |
0 |
0 |
0 | ||
|
0 |
0 |
… |
0 |
0 |
1 |
0 |
1 |
0 |
… |
0 |
0 |
0 | ||
|
0 |
0 |
… |
0 |
1 |
0 |
0 |
0 |
1 |
… |
0 |
0 |
0 | ||
|
… |
… |
… |
… |
… |
… |
… |
… |
… |
… |
… |
… |
… | ||
|
1 |
1 |
… |
1 |
1 |
0 |
0 |
0 |
0 |
… |
0 |
1 |
0 | ||
|
1 |
1 |
… |
1 |
1 |
1 |
0 |
0 |
0 |
… |
0 |
0 |
1 | ||
В соответствии с этой таблицей список функций, отрабатываемых каждым выходом дешифратора, будет иметь вид:
(14.1)
В зависимости от способа реализации уравнений (14.1) дешифраторы делятся на линейные (одноступенчатые) и матричные (многоступенчатые).