33. Элементы памяти статических озу на мдп транзисторах
Н
а
рис. 16.5 приведена принципиальная схема
ЭП статического ОЗУ на МДП-транзисторах
с каналами одинакового типа
электропроводности (n-типа).
Запоминающим
элементом служит триггер, образованный
двумя инверторами с нелинейной
нагрузкой (VT1,
VT2
и VT3,
VT4),
соединёнными между собой перекрёстными
обратным связями. Транзисторы VT5
и VT6
используются для связи триггера
с разрядными шинами РШО и РШ1. В режиме
хранения эти транзисторы закрыты,
а в режимах записи и считывания - открыты.
При считывании информации из ЭП перед поступлением высокого уровня напряжения на затворы транзисторов VT5 и VT6 подаётся напряжение высокого уровня на разрядные шины и паразитные ёмкости Сп1 и Cп2 заряжаются до напряжения, близкого по значению к +ЕП. При поступлении напряжения высокого уровня на адресную шину АШХ открываются транзисторы VT5 и VT6 и происходит разрядка через одну из разрядных шин РШО или РШ1 той паразитной ёмкости, которая оказалась соединённой с открытым транзистором VT2 или VT4. При этом на входном сопротивлении усилителя считывания, подключённого к этой разрядной шине, образуется импульс напряжения, который преобразуется выходным каскадом в сигнал логического 0 или логической 1.
В режиме записи после появления высокого уровня напряжения на адресной шине АШХ и отпирания транзисторов VT5 и VT6 в разрядные шины РШО и РШ1 подаются напряжения разных уровней, вследствие чего один из транзисторов VT2 или VT4 открывается, а другой закрывается. Например, для отпирания VT2 и запирания VT4 (записи 0) в РШО следует подать напряжение логического 0, а в PШ1 - напряжение логической 1.
Режим хранения обеспечивается при низком уровне напряжения в разрядных шинах АШХ. В ОЗУ с двухкоординатной выборкой последовательно с транзисторами VT5 и VT6 включаются ещё по одному МДП-транзистору с каналами такого же типа электропроводности. Затворы этих транзисторов соединяются параллельно между собой и подключаются к адресным шинам AШY.
Элементы памяти статических озу на кмдп транзисторах
Схема ЭП статического ОЗУ на КМДП-транзисторах показана на рис. 16.6. В его состав входят триггер, образованный двумя КМДП-инверторами с перекрёстными связями (VT1, VT2 и VT3, VT4), и два двунаправленных ключа (VT5 и VT6). В режиме хранения VT5 и VT6 закрыты, т.к. на их затворах действует напряжение низкого уровня. Перед считыванием на разрядных шинах РШО и РШ1 устанавливается низкий потенциал и происходит разрядка паразитных ёмкостей СП1 и СП2. Затем повышается потенциал на АШХ и открываются транзисторы VT5 и VT6. Если в ЭП хранилась 1 (VT2,VT3 - закрыты, a VT1, VT4 - открыты) начинается зарядка паразитной ёмкости Сп1 до порога срабатывания усилителя считывания. Потенциал РШО при этом остаётся низким.
В режиме записи на одной из разрядных шин устанавливается высокий потенциал. Предположим, что в данный ЭП необходимо записать логический 0, т.е. открыть транзистор VT2 и закрыть VT4. Для этого необходимо установить высокий потенциал на РШО и АШХ. В результате высокий потенциал с РШО поступит на затвор VT2 и вызовет его отпирание, потенциал стока VT2 понизится до напряжения логического 0 и приведёт к запиранию VT4.
ЭП на КМДП-транзисторах в режиме хранения потребляют очень малую мощность (десятки-сотни мкВт), обусловленную лишь токами утечки.