- •1. Счетчики Основные параметры и классификация
- •4. Счётчики с параллельным переносом
- •5. Счетчики с параллельным занесением информации
- •7. Счетчики с произвольным модулем счета и управляемым сбросом
- •8. Генераторы чисел на основе счетчиков
- •9. РегистрыНазначение и классификация
- •11. Параллельно-последовательные регистры
- •12. Использование сдвиговых регистров в качестве счётчиков
- •13. Кольцевой счётчик
- •Счётчик Джонсона
- •14. Одновибраторы
- •14_2 Мультивибраторы
- •15. Формирователи коротких импульсов
- •16. Антидребезговые формирователи импульсов
- •Линейные дешифраторы
- •Многоступенчатые дешифраторы
- •Демультиплексоры
- •19. Мультиплексоры
- •Переключательная функция и синтез мультиплексоров
- •Другие области применения мультиплексоров
- •20. Мультиплексор как генератор логических функций
- •21. Сумматоры
- •Одноразрядные двоичные сумматоры
- •22. Полный одноразрядный сумматор
- •23. Многоразрядные последовательные сумматоры
- •24. Многоразрядные параллельные сумматоры
- •25 Двоично-десятичные сумматоры
- •27. Схема сравнения на равенство
- •28. Схема сравнения на больше
- •29. Контроль по чётности
- •30. Классификация полупроводниковых бис зу
- •Основные параметры зу
- •31. Структурные схемы статических озу с произвольной выборкой
- •32. Элементы памяти статических озу на биполярн транз
- •33. Элементы памяти статических озу на мдп транзисторах
- •Элементы памяти статических озу на кмдп транзисторах
- •34. Элементы памяти и бис озу динамического типа
- •35. Общие сведения, основные параметры и классификация постоянных запоминающих устройств
- •Масочные пзу
- •36. Программируемые пзу
- •37. Репрограммируемые пзу
- •Рпзу с электрическим стиранием информации
- •38. Рпзу с ультрафиолетовым стиранием информации
- •51 Ацп параллельного типа
24. Многоразрядные параллельные сумматоры
Параллельные многоразрядные сумматоры строятся на основе ПОС. На рис. 15.8 приведена схема параллельного n-разрядного сумматора с последовательным переносом, составленного из одноразрядных сумматоров. Правильные значения
Рис.15.8
частичных сумм S0 … Sn-1 будут устанавливаться последовательно, начиная с младшего разряда. Самым последним устанавливается правильное значение частичной суммы Sn-1. Максимальное время суммирования в таком сумматоре составляет:
. (15.9)
Примером интегрального параллельного сумматора с последовательным переносом является микросхема К564ИМ1. Это - четырёхразрядный сумматор, выполненный по КМДП-технологии. Его структурная схема и УГО показаны соответственно на рис.15.9,а и 15.9,б. Он отличается от схемы рис.15.8 наличием схемы ускоренного формирования выходного переноса c4 (подробно такая схема рассмотрена в п.15.1.4), подаваемого на вход переноса следующей микросхемы при наращивании разрядности. Благодаря наличию такой схемы удаётся увеличить быстродействие многоразрядных параллельных сумматоров с последовательным переносом. При напряжении источника питания Uп =10 В время задержки по трактам от входа c0 до выхода переноса c4 и от входов слагаемых младших разрядов до выхода суммы старшего разряда составляет 140 нc. При Uп = 5 В задержка сигналов увеличивается до 300 нc.
a)
Недостатком параллельных многоразрядных сумматоров с последовательным переносом является их сравнительно низкое быстродействие, связанное с большим временем суммирования. Увеличение быстродействия сумматоров можно осуществить по двум направлениям :
1) уменьшением параметров tas, tap, tps, tpp и объема оборудования, оцениваемого числом входов используемых ЛЭ;
2) уменьшением времени суммирования tсум .
Первое направление представляет собой классическую задачу синтеза сумматора, не решенную окончательно до настоящего времени. За время существования ЭВМ эта задача решалась эмпирически и были получены удачные решения. В настоящее время широкое распространение получили сумматоры, построенные на основании уравнений (15.5) и (15.8), представляющих самодвойственные функции.
Второе направление связано с уменьшением ( или даже исключением ) влияния разрядности суммируемых чисел на tcyм путем одновременного формирования переносов во все разряды. Такие сумматоры называют параллельными с параллельным переносом. Для синтеза таких сумматоров представим выражение (15.5) для переноса в старший разряд в виде:
(15.10)
или
где .(15.11)
Сигнал gi = 1 вырабатывается тогда, когда a i = b i =1 и не зависит от значения переноса c i в данный разряд. Поэтому функцию gi = a i b i называют функцией генерации переноса. Сигнал pi = a i b i = 1 разрешает прохождение переноса на выход сумматора, когда a i либо b i равно нулю и называется функцией распространения переноса.
Для четырехразрядного сумматора функции генерации и распространения переноса будут иметь вид:
g0 = a0 b0 , p0 = a0 b0 ,
g
(15.12)
g2 = a2 b2 , p0 = a2 b2 ,
g3 = a3 b3 , p0 = a3 b3 .
Тогда функции переноса для первого и последующего разрядов можно записать в виде:
c1 = g0 p0c0 ;
(15.13)
Формулы (15.13) показывают, что переносы из каждого разряда можно выразить непосредственно через функции генерации gi и распространения переноса pi, определяемые только значениями слагаемых независимо от их положения в разрядной сетке, и перенос c0 в младший разряд.
Можно показать также, что . Действительно:
Следовательно, одновременно (параллельно) с формированием сигналов переноса по сформированным значениям функций gi и pi можно формировать частичные суммы si (но небольшая задержка должна быть, чтобы успели выработаться сигналы переноса).
Рис.15.10
Структурная схема рассмотренного сумматора с параллельным поразрядным переносом приведена на рис. 15.10. Блок генерации и распространения совместно с блоком переноса образуют схему (блок) ускоренного переноса (сокращенно СУП или БУП).
Для реализации этого сумматора в базисе И-НЕ необходимо преобразовать уравнения (15.12) следующим образом:
(15.14)
(15.15)
Поступая аналогичным образом, получим:
(15.16)
(15.17)
В уравнениях (15.14)...(15.17) множители, стоящие после знака (конъюнкции), присутствуют только в том случае, если c0=1.
Рис.15.11
Схема четырехразрядного параллельного сумматора, построенная в соответствии с уравнениями (15.14) ... (15.17), приведена на рис.15.11. На этом рисунке пунктирными линиями обведены участки, которые не используются при c0 = 0. Из рисунка видно, что быстродействие параллельного сумматора с параллельным переносом равно времени задержки трех схем И-НЕ, формирующих сигнал переноса, плюс время задержки ПОС. В зависимости от типа одноразрядного сумматора время суммирования при параллельном переносе составляет tсум = (5-6) tзд.ла..
С ростом разрядности сумматора увеличивается число входов конъ-юнкторов, используемых для формирования переносов в старшие разряды. Поэтому сумматоры с параллельным переносом реализуют лишь для малого числа разрядов (обычно для четырех). Однако принцип параллельного переноса используется в широко распространенных сумматорах с групповой структурой.