21. Сумматоры

Сумматором называют операционный узел ЭВМ, выполняющий операцию сложения двух чисел, представленных в двоичном коде. Известно, что все многообразие математических операций (сложение, вычитание, деление, возведение в степень, вычисление тригонометрических функций и т.п.) можно получить с помощью операций сложения прямых и обратных кодов чисел, сдвинутых влево или вправо на то или иное число разрядов. Поэтому скорость выполнения вычислительных процессов в ЭВМ существенно зависит от быстродействия сумматоров.

По принятой в ЭВМ системе счисления и кодирования сумматоры подразделяются на двоичные, десятичные, двоично-десятичные и др.

По способу организации суммирования чисел сумматоры могут быть комбинационными и накапливающими. В комбинационных сумматорах результат суммирования не запоминается. В накапливающих сумматорах, имеющих память, после добавления к содержимому сумматора очередного слагаемого происходит запоминание полученного результата.

По способу организации межразрядных переносов сумматоры делятся на параллельные, последовательные и c групповой структурой. В параллельных сумматорах суммирование одноименных разрядов чисел осуществляется одновременно (параллельно), а в последовательных — последовательно от младших к старшим. В сумматорах с групповой структурой суммируемые числа разбиваются на группы, построенные как параллельные сумматоры, а полученные в группах переносы складываются затем последовательно (параллельно-последовательные сумматоры) или параллельно. В последнем случае сумматоры называют параллельными с параллельно-параллельным переносом.

По способу тактирования различают синхронные и асинхронные сумматоры. В синхронных сумматорах для выполнения процесса суммирования отводится постоянное время независимо от разрядности суммируемых чисел, а в асинхронных после завершения процесса суммирования вырабатывается специальный сигнал (признак). Поэтому у асинхронных сумматоров среднее время суммирования меньше, чем у синхронных.

Одноразрядные двоичные сумматоры

В ЦВМ применяются одноразрядные двоичные сумматоры на два и три входа. Первые называются полусумматорами, вторые — полными одноразрядными сумматорами (ПОС).

Работа полусумматора определяется табл. 15.1, из которой видно, что полусумматор должен иметь два выхода: s₀— выход частичной суммы и c₁ —выход сигнала переноса. Логические функции по выходам s₀ и c₁ , полученные на основании этой таблицы, имеют вид:

(15.1)

Реализованная по этим выражениям схема и ее УГО показаны на рис. 15.1а, б.

a₀

b₀

s₀

c₁

Рис. 15.1

Входящий в нее элемент “ИСКЛЮЧАЮЩЕЕ ИЛИ” называют “сумматором по модулю 2” по той причине, что его выходная функция соответствует значению младшего разряда при суммировании двух одноразрядных двоичных чисел. На рис. 15.2 показаны варианты реализации сумматора по модулю 2 в различных базисах: И, ИЛИ, НЕ (рис.15.2, а), И-НЕ (рис. 15.2, б) и ИЛИ-НЕ (рис.15.2, в).

Из рисунка видно, что минимальная задержка формирования выходов функции s₀ составит 3t_з_д.р.ср, где t_зд.р.ср — среднее время задержки распространения сигнала в одном ЛЭ. Из рис. 15.2, а, б, в также следует, что для реализации сумматора по модулю 2 в том или ином базисе потребуется не менее 5 ЛЭ, а полусумматора (с учетом формирования переноса с₁) — не менее 7 ЛЭ. Из этого следует, что синтез полусумматора на основании соотношений (15.1) и (15.2) оказывается нерациональным.