Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
DD_and_M_2-1.pdf
Скачиваний:
101
Добавлен:
01.04.2015
Размер:
1.91 Mб
Скачать

38

2.2.6. Динамический D-триггер

Втриггерах с динамическим управлением по входу синхронизации

,или просто динамических триггерах, запись входной информации происходит в момент перепада в тактовом сигнале. Непосредственно после записи информационные входы блокируются, чем устраняется «прозрачность» триггера. Запись может производиться в момент положительного перепада в тактовом сигнале (по фронту синхронизирующих импульсов) или в момент отрицательного перепада (по срезу синхроимпульсов). Наиболее распространенным типом динамического триггера является D-триггер, но имеются и JK-триггеры с динамическим управлением.

Схема динамического D-триггера показана на рис. 2.19. Он состоит из двух вспомогательных бистабильных ячеек-триггеров (Т1 -элементы 1 и 2 , Т2 - элементы 3 и 4) и выходного RS-триггера с инверсными входами Т3. Рассмотрим основные режимы и особенности работы D-триггера.

 

а)

T1

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

&

 

x1

 

 

 

 

 

 

D T

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

&

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

x2

T3

 

 

 

 

 

 

 

 

 

 

C

 

 

2

 

 

 

S

T

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

x3

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

&

 

x4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

T2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2.19. Динамический D-триггер; а – схема; б – УГО

Режим хранения.

Если

C = 0 , то

x2

=

S

=1,

 

 

x3

=

 

=1 .

 

 

R

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

39

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

 

 

 

 

Это нейтральная комбинация входных сигналов для выходного триггера Т3. Он находится в режиме хранения записанной ранее информации. Выходные сигналы D-триггера не меняются.

Запись информации.

До тех пор, пока С = 0, один из двух вспомогательных триггеров находится в неопределенном состоянии (оба выхода имеют единичный уровень), так как

x3

=1

 

x2 =1

 

 

 

 

 

 

 

 

 

 

 

 

= D

= x4 = D

x4

x1

Какой из вспомогательных триггеров находится в устойчивом состоянии, а какой - в неопределенном, зависит от уровня сигнала на информационном входе D. Когда С становится равным единице, триггер, находившийся в устойчивом состоянии, сохраняет значения сигналов на своих выходах неизменными (для RS-триггера с инверсными входами единичный уровень является нейтральным). Неопределенное состояние другого вспомогательного триггера при этом исчезает. В какое из двух устойчивых состояний он перейдет, определяется значениями выходных сигналов триггера, находившегося в логически допустимом состоянии. Из этих рассуждений следует, что при:

D = 0 :

x3

=

 

R

переходит в 0,

 

x2

=

 

 

 

 

 

S

остается в 1.

D =1:

x3

=

 

 

остается в 1,

R

 

x2

=

 

 

 

 

S

переходит в 0.

Сигнал ( S или R ), принимающий нулевое значение, определяет состояние выходного триггера. Таким образом, выходной сигнал D- триггера Q принимает значение входных данных D по фронту тактового импульса.

Блокировка.

Когда оба вспомогательных триггера находятся в логически допустимых состояниях (неопределенное состояние одного из них прекращается по фронту тактового импульса), они блокируют друг друга.

При х3=0 заблокирован элемент И под номером 4 и, следовательно, х4, х1, х2 и х3 остаются неизменными. Поэтому возможные изменения D при С=1 не вызывают никакой реакции. При х2 = 0 заблокированы элементы 1 и 3 и, следовательно, х1, х2 и х3 остаются неизменными.

40

Подготовка к записи.

Когда С будет равен нулю, установятся единичные уровни на

выходах х2 и х3, и взаимная блокировка вспомогательных триггеров снимается. Один из них перейдет в неопределенное состояние, другой останется в устойчивом. Когда закончатся переходные процессы во вспомогательных триггерах, схема будет готова к записи информации в выходной триггер.

Синхронизация информации и тактов. Вывод о том, что запись информации производится по фронту тактового импульса, не следует понимать слишком буквально. Так как и подготовка к записи, и блокировка занимают некоторое время, то выходной сигнал D должен быть неизменным в некоторой окрестности фронта синхроимпульса (рис. 2.20). Для того, чтобы триггер работал устойчиво, информация должна

поступать на вход D не позднее, чем за время tSU (время установления) до тактового перепада и оставаться неизменной, по крайней мере, в

течении tH (времени удержания) после него. Важное обстоятельство, определяющее возможности применения триггера в различных устройствах, заключается в том, что минимальное время задержки появления на выходе записанного сигнала по отношению к фронту

синхроимпульса tP больше времени удержания. Например, для динамического триггера К155ТМ2 tSU=20нс, tH=5нс, tP=10нс.

tSU

 

tH

D

C

Q

tP

Рис. 2.20. Синхронизация информации и тактов

Так как время задержки tP больше времени удержания tH, то выход динамического триггера может быть подключен к информационному входу для введения обратной связи. На этом основана работа динамического D-триггера в качестве делителя частоты на 2 (рис. 2.21). Под действием обратной связи, поданной с инверсного выхода Q на вход D, триггер меняет свое состояние в каждом такте по фронту импульсов, подаваемых на синхронизирующий вход.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

41

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

 

 

 

 

 

D

T

Q

C

 

Q

 

C

C

 

Q

 

 

Рис. 2.21. Динамический D-триггер в качестве делителя частоты

Примеры ИС:

К555ТМ2 - два динамических D-триггера с асинхронными входами R и S. Входы R и S имеют приоритет перед остальными.

К555ТВ9 - два динамических JK -триггера.

2.2.7. Триггер Шмитта

Бистабильная ячейка, являющаяся базовой схемой различных триггеров, имеет симметричную структуру (рис. 2.12, 2.13). При нейтральной комбинации входных сигналов она может находиться в любом из двух возможных устойчивых состояний. В цифровой технике широко применяются и несимметричные триггеры. Неидентичность элементов или асимметрия цепей положительной обратной связи приводит к тому, что при отсутствии входного сигнала состояние несимметричного триггера однозначно определено. Такие триггеры не обладают памятью и используются в качестве пороговых устройств и формирователей импульсов. Они обычно носят название триггеров Шмитта.

Одна из возможных схем триггера показана на рис. 2.22. Триггер представляет собой два инвертора, охваченных цепью резистивной положительной обратной связью. Передаточная характеристика триггера имеет вид петли гистерезиса.

1

Uвых

R2

R1

1

Uвх

Рис. 2.22. Триггер Шмитта

42

Когда входное напряжение превышает верхний порог срабатывания е1, выходное напряжение увеличивается скачком с U0 до U1. Обратное изменение Uвых происходит тогда, когда входное напряжение становится меньше е0 - нижнего порога срабатывания (рис. 2.23).

U1

Uвых

Uвх

 

 

U 0

 

 

e0

e1 Uвх Uвых

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

U1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U 0

t

Рис. 2.23. Триггер Шмитта как формирователь импульсов

Нетрудно показать, что если пренебречь входными токами логического элемента, то:

e =

 

R1 + R2

 

U

П

 

R1

 

U 0

 

 

 

 

1

 

R1

 

 

 

 

R2

 

 

 

 

 

 

 

 

 

 

 

e =

R1 + R2

 

U

П

R1

 

U 1,

 

 

 

 

0

 

R1

 

 

 

 

R2

 

 

 

 

 

 

 

 

 

 

 

где UП - порог переключения логического элемента,

U0 и U1 -напряжения логического 0 и 1.

Ширина петли гистерезиса, определяющая помехоустойчивость триггера как формирователя, зависит от отношения сопротивлений резисторов в цепи обратной связи:

e1 e0 = R1 (U1 U 0 ) . R2

Временные диаграммы, иллюстрирующие работу триггера Шмитта как формирователя импульсов, приведены на рис. 2.23. Благодаря положительной обратной связи выходное напряжение меняется скачкообразно даже тогда, когда напряжение на входе изменяется

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

43

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

 

 

 

 

медленно. Гистерезис предотвращает ложные срабатывания триггера при колебаниях входного напряжения, вызванных помехами.

Пример ИС:

К155ТЛ2 - 6 триггеров Шмитта с инверторами.

2.3. Импульсные устройства на логических элементах

В цифровой аппаратуре наряду с элементами, выполняющими логические операции, применяются импульсные устройства, служащие для генерации и формирования импульсов. Эти устройства могут быть собраны из дискретных компонентов, однако применение интегральных схем логических элементов в качестве усилителей и электронных ключей более целесообразно. Это позволяет унифицировать элементную базу аппаратуры и обеспечивает согласование амплитудных характеристик отдельных устройств.

2.3.1. Интегральные схемы логических элементов в линейном режиме

Логический элемент (например, инвертор) можно использовать для усиления малых сигналов, если в его входной цепи создать постоянное смещение, равное пороговому напряжению переключения UП. Коэффициент усиления при этом составляет 20-100, частотный диапазон достаточно широк - до десятков мегагерц (в зависимости от микросхем). Размах усиливаемых сигналов невелик (не более десятой доли вольта).

В схемах ТТЛ смещение входной цепи может быть создано включением резистора R1 между входом общим проводом. Смещение образуется за счет входного тока, протекающего по резистору (рис. 2.24а). Величина R1 выбирается в пределах 1,5 - 2 кОм. Стабильность режима весьма мала. Лучшие результаты дает способ создания смещения с помощью отрицательной обратной связи (рис.2.24б). Оптимальное значение R2 находится в пределах 300-1000 Ом. Надо иметь ввиду, что резистор смещения уменьшает и так небольшое входное сопротивление. Смещение с помощью обратной связи используется в случае применения логических элементов других типов и серий.

 

 

 

 

 

 

44

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

б)

 

C

 

 

C

 

 

 

 

 

1

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R1

R2

Рис. 2.24. Логические элементы как усилитель:

а– смещение за счет входного тока;

б– смещение с помощью обратной связи

2.3.2.Ждущие мультивибраторы

Ждущим мультивибратором называют устройство, предназначенное для генерации одиночного прямоугольного импульса заданной длительности в ответ на входной сигнал запуска. Ждущий мультивибратор имеет одно устойчивое состояние, в котором может находиться неопределенное время. Под действием входного сигнала он переходит в квазиустойчивое состояние, в котором может находиться в течение определенного, зависящего от параметров схемы интервала. По истечении этого интервала мультивибратор вновь возвращается в устойчивое исходное состояние. Он называется также моностабильным мультивибратором, одновибратором.

Схема ждущего мультивибратора (рис.2.25а) может быть построена на основе бистабильной ячейки - триггера, в котором выход одного элемента имеет емкостную связь с входом другого. В результате такой модификации схема возвращается всего в одно состояние при отсутствии входного сигнала.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

45

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

 

 

 

 

а)

б)

A

R

&

&

 

 

Q

 

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U 0

 

U

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

C

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U 1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UП

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UC

 

 

 

 

 

 

 

 

 

 

t1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t2

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2.25. Ждущий мультивибратор на элементах 2И-НЕ ТТЛ: а – схема;

 

б – временные диаграммы

 

 

 

Если Iвх0 R <UП , то в исходном состоянии Q = 0,

 

 

=1.

Q

Под действием входного импульса запуска мультивибратор

переходит в другое состояние:

 

 

 

Q =1,

 

 

= 0 .

 

 

 

Q

 

 

 

В квазиустойчивом состоянии он находится в течение интервала

времени, в котором напряжение на резисторе R уменьшается от U1 до UП (рис. 2.25б). Длительность импульса определяется как

t

 

t

 

t =τ ln

U 1

И

2

,

 

 

1

U П

 

 

 

 

 

где τ = R C - постоянная времени заряда конденсатора.

Если величина R невелика, то нужно учесть выходное сопротивление элемента в единичном состоянии (200-400 Ом ).

Имеются интегральные схемы ждущих мультивибраторов, например, К555АГ1 (рис. 2.26). Кроме собственно мультивибратора, микросхема содержит логические элементы в цепи запуска, что расширяет функциональные возможности устройства. Предпочтительным способом является подача положительного перепада (по фронту) на вход триггера Шмитта В при нулевом уровне хотя бы на одном из входов А. Длительность импульса определяется внешними элементами (0,7 R C).

46

а) +5B

 

 

 

 

3

 

 

1

 

б)

 

 

 

 

 

 

A1

1 &

F

Q

A1

A2

B

4

 

 

 

 

 

 

A2

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

x

 

 

R

5

Q

 

 

 

 

 

 

 

 

 

 

B

 

 

 

 

 

 

 

 

 

 

 

14

 

 

 

+5B

 

x

H

 

 

11

RC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10

 

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2.26. Ждущий мультивибратор К555АГ1: а – УГО; б – таблица запуска

Формирователи импульсов типа мультивибраторов с внешними времязадающими элементами обладают сравнительно низкими помехоустойчивостью и стабильностью. В цифровых устройствах более предпочтительными являются формирователи импульсов, реализованные на логических элементах и триггерах. Примеры таких схем будут даны в следующих разделах.

В качестве формирователя импульсов по фронту входного сигнала можно рассматривать схему, которая иллюстрировала эффект логических состязаний. Длительность импульса определяется временем задержки в инверторе. Устанавливая различное число инверторов (нечетное!), можно менять длительность выходного импульса. Комбинируя различные логические элементы, нетрудно получить подобные формирователи, работающие по срезу или по фронту и срезу входного сигнала (более подробно этот вопрос будет рассматриваться в части 2 учебного пособия по дисциплине «Цифровые устройства и микропроцессоры»).

2.3.3. Автоколебательные мультивибраторы

Интегральные схемы логических элементов могут использоваться и для построения генераторов с самовозбуждением, создающих непрерывную последовательность прямоугольных импульсов. Вариант генератора, называемый автоколебательным мультивибратором, можно получить на основе схемы рис. 2.25а, если и вторую цепь обратной связи сделать емкостной рис.2.27. Оба состояния такого устройства оказываются квазиустойчивыми.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

47

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

 

 

 

 

а)

&

 

Q

 

 

 

R1

C1

 

C2

&

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

R2

Рис.2.27.

б)

Q

t

Q

t

UR1

 

 

 

 

UП

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UR2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UП

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t1

 

 

 

 

 

 

 

 

 

t2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Автоколебательный мультивибратор: а – схема; б – временные диаграммы

Мультивибратор непрерывно переходит из одного состояния в другое, генерируя прямоугольные колебания. Период колебания равен:

T = t

+ t

2

= R

C ln

U 1

+ R

2

C

2

ln

U 1

 

 

1

 

1

1

U П

 

 

 

U П

 

 

 

 

 

 

 

 

 

 

Для обеспечения мягкого режима самовозбуждения, по крайней мере, один из элементов переводится в линейный режим (рис. 2.28). Третий логический элемент играет роль буферного усилителя.

R1 R2

&

C2

&

 

&

 

C1

Рис.2.28. Автоколебательный мультивибратор с мягким самовозбуждением

Стабильность частоты колебаний мультивибратора невысока. Для повышения стабильности в качестве времязадающего элемента используют кварцевый резонатор, включаемый вместо конденсатора С1 (второй конденсатор при этом является разделительным или вообще исключается из схемы).

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]