34
Таблица 2.2
Таблица переключений синхронного RS-триггера
S |
R |
Qn |
|
Qn+1 |
|
|
0 |
0 |
0 |
|
0 |
|
=Qn |
0 |
0 |
1 |
|
1 |
Qn+1 |
|
|
|
|
||||
0 |
1 |
0 |
|
0 |
|
|
0 |
1 |
1 |
|
0 |
|
|
|
|
|
||||
1 |
0 |
0 |
|
1 |
Qn +1 |
= S |
|
|
|
||||
|
|
|
|
|
|
|
1 |
0 |
1 |
|
1 |
|
|
|
|
|
||||
1 |
1 |
0 |
|
н/о |
|
|
1 |
1 |
1 |
|
н/о |
|
|
2.2.4 Статический синхронный D-триггер
Для записи одного бита данных в RS-триггер необходимо иметь два информационных сигнала. Но из таблицы 2.2. следует, что при записи Q=S, так как информационные сигналы в активных допустимых комбинациях инверсны друг другу. Поэтому можно запомнить с помощью триггера значение переменной D, если подать ее на вход S непосредственно, а на вход R через инвертор (рис. 2.15а). Во время тактового импульса (при С=1) устанавливается Q=D. При С=0 триггер хранит записанную информацию. Подобные схемы с одним информационным входом D называют D-триггерами.
|
а) |
|
|
|
|
|
|
|
б) |
|
|
|
||
D |
|
|
1 |
|
R T |
|
|
Q |
|
Q |
||||
|
|
|
|
|
||||||||||
C |
|
|
|
|
C |
|
|
|
|
|
D T |
|
||
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
C |
|
|
|
||
|
|
|
|
|
S |
|
|
|
|
|
|
|
Q |
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
Q |
|
|
|
||||
|
|
|
|
|
|
|
|
|
||||||
в)
C
D
Q
Рис. 2.15. Статический синхронный D-триггер:
а– схема; б – УГО;
в– временные диаграммы
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1
35 |
БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ |
|
|
|
|
Особенностью статических синхронных триггеров является то, что выходной сигнал может меняться в соответствии с изменениями входных информационных сигналов в течение всего интервала времени, на котором тактовый импульс имеет единичный уровень. Поэтому их иногда называют "прозрачными фиксаторами". Временные диаграммы, иллюстрирующие особенности работы статического синхронного D-триггера приведены на рис. 2.15 в.
Пример ИС:
К555ТМ5 - 4 статических синхронных D-триггера. (Здесь и в следующих разделах чаще всего даются примеры интегральных схем серий К555, К1531, К1533, К1554 с использованием которых собираются макеты изучаемых цифровых устройств в лабораторном практикуме по дисциплине «Цифровые устройства и микропроцессоры»).
2.2.5 Триггеры типа M-S ("ведущий-ведомый")
Одним из способов, позволяющих устранить "прозрачность" триггера во время тактового импульса, является применение двухступенчатых схем, работающих по принципу "ведущий - ведомый".
RS-триггер типа M-S (рис. 2.16) состоит из двух последовательно включенных статических синхронных RS-триггеров. Эти триггеры синхронизируются одним тактовым сигналом, но на вход второго триггера этот сигнал поступает через инвертор. Когда тактовый сигнал С имеет единичный уровень, разрешается запись информации в ведущий (М- Master) триггер. При этом ведомый триггер (S - Slave) находится в режиме хранения предыдущего состояния, так как на его входе синхронизации нулевой уровень. Когда тактовый импульс закончиться и С станет равным 0, триггер М перейдет в режим хранения, а в триггер S будет записано состояние триггера М. После этого никакие изменения на выходе всей схемы произойти не смогут, так как ведущий триггер М заблокирован нулевым уровнем С. Следовательно, изменение состояния выходов триггера типа M-S возможно только по отрицательному перепаду (срезу) тактовых импульсов. При этом на выход передается та информация, которую несут сигналы S и R непосредственно перед срезом тактового импульса.
36
|
|
M |
|
S |
|
|
|
|
S |
S |
T |
S |
T |
Q |
S |
TT |
Q |
C |
C |
C |
|
C |
|
|||
R |
R |
|
R |
|
Q |
R |
|
Q |
1 
Рис. 2.16. RS-триггер типа M-S
Условное графическое изображение (УГО) R-S триггера типа M-S также показано на рис. 2.16. На двухступенчатую структуру триггера указывают две буквы Т в основном поле УГО.
JK-триггер типа M-S (рис. 2.17) строится на базе RS-триггера типа
M-S.
J |
|
|
& |
S TT |
|
|
Q |
|
J TT |
|
|
Q |
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
||||||||||
C |
|
|
|
C |
|
|
|
|
|
C |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
R |
|
|
|
|
|
K |
|
|
|
K |
|
|
|
Q |
|
|
|
Q |
|||||
|
|
|
|||||||||||
& |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 2.17. JK-триггер типа M-S; а – схема; б- УГО
В схему, охваченную дополнительными цепями обратной связи, добавляются два элемента И. Таблица переключений JK-триггера (табл. 2.3) во многом совпадает с таблицей переключений RS-триггера. Вход J подобен входу S, вход K - входу R. Но комбинация J = K = 1 не является
запрещенной. Благодаря действию обратной связи S = Q и R = Q. Поэтому триггер меняет свое состояние на каждом тактовом интервале, если J = K = 1. Таблица 2.3 соответствует схеме рис. 2.17 только в том случае, если информационные сигналы не меняются в интервале времени, в котором С = 1. Если в этом интервале J или К на момент изменит свое состояние, а затем вернется в исходное, то это кратковременное состояние будет запомнено ведущим триггером (М) RS-триггера. Он не сможет вернуться в исходное состояние, так как один из элементов И схемы рис. 2.17 всегда блокирован сигналом обратной связи. JK-триггер будет себя
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1
37 |
БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ |
|
|
|
|
вести в целом так, как если бы это кратковременное состояние (например, "иголка") сохранилось. Этот недостаток JK-триггеров типа M-S устраняется при переходе к динамическому способу синхронизации.
Таблица 2.3
Таблица переключений JK-триггера
S |
R |
Qn |
|
Qn+1 |
|
|
|
|
0 |
0 |
0 |
|
0 |
|
=Qn |
||
0 |
0 |
1 |
|
1 |
Qn+1 |
|||
|
|
|
|
|
||||
0 |
1 |
0 |
|
0 |
|
|
|
|
0 |
1 |
1 |
|
0 |
|
|
|
|
|
|
|
|
|
||||
1 |
0 |
0 |
|
1 |
Qn+1 |
= J |
||
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
|
1 |
|
|
|
|
|
|
|
|
|
||||
1 |
1 |
0 |
|
1 |
|
|
|
|
|
=Qn |
|||||||
1 |
1 |
1 |
|
0 |
Qn+1 |
|||
|
|
|
|
|
||||
JK-триггеры являются универсальными устройствами. Они могут использоваться в качестве RS-или D- триггеров. Кроме того, они могут использоваться для построения различных счетчиков, делителей частоты и других подобных устройств. Как видно из временных диаграмм (рис. 2.18), при J = K = 1 выходной сигнал триггера имеет период в два раза больше периода тактовых импульсов. Следовательно, JK -триггер в этом режиме работает как делитель частоты на два.
C
Q
Рис. 2.18. Временные диаграммы работы JKтриггера типа M-S при J = K = 1
Пример ИС:
К555ТВ1 - JK-триггер типа M-S с объединенными по И входами J и К и асинхронными входами R и S. Входы сброса R и установки S имеют приоритет перед остальными.