70

Рис. 3.27. Демультиплексор на 4 выхода

Сопоставление рис. 3.27 и 3.4 показывает, что схемы демультиплексора и дешифратора со входом стробирования фактически совпадают. При этом вход данных D может рассматриваться как вход стробирования G . Действительно, при D = 0 на всех выходах нулевые уровни, а при D =1 демультиплексор работает как дешифратор. Поэтому дешифраторы со стробированием называют также дешифраторамидемультиплексорами.

Примеры ИС:

К555ИД3 - дешифратор-демультиплексор (дешифратор 4-16 с двумя входами стробирования: демультиплексор на 16 выходов со входом стробирования).

К555ИД4 - дешифратор-демультиплексор (два дешифратора 2-4; два демультиплексора на 4 выхода с объединенными адресными входами и раздельными входами стробирования).

3.3. Арифметические устройства

3.3.1. Компараторы

Компараторы предназначены для сравнения двух чисел, представленных в двоичном коде. Целью сравнения является определение одного из трех возможных соотношений чисел A и B : A = B; A > B или

A < B . Результат сравнения отображается активным логическим уровнем на соответствующем выходе компаратора.

Рассмотрим компаратор, устанавливающий равенство чисел. Критерий равенства - совпадение чисел во всех разрядах двоичного кода. Для установления равенства одноразрядных чисел можно использовать элемент

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

72

Рис. 3.29. Одноразрядный компаратор: а – схема; б - УГО

Пример ИС:

К531СП1 - 4-разрядная схема сравнения чисел (рис. 3.30).

Компаратор СП1 имеет также входы A>B, A=B и A<B. Они позволяют наращивать разрядность сравниваемых чисел. Если сравниваемые числа неодинаковы, то значения уровней на этих входах не оказывает влияния на выходы. Работа компаратора при А=В описывается данными приведенными в табл. 3.9. Схема 8-разрядного компаратора , иллюстрирующая возможный метод наращивания разрядности сравниваемых чисел, приведена на рис. 3.31.

Рис. 3.30. 4-разрядный компаратор К531СП1 – схема сравнения чисел

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

74

Таблица 3.10

Таблица истинности полусумматора

Разрядную сумму позволяет получить элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, перенос - элемент И. Схема, построенная в соответствии с полученными логическими функциями, приведена на рис. 3.32. Эта схема называется полусумматором, так как при сложении многоразрядных чисел ее можно применить только в самом младшем разряде (она не имеет входа переноса).

Рис. 3.32. Полусумматор: а – схема; б - УГО

Полный сумматор должен позволять складывать три числа (значения чисел в суммируемом разряде a0 , b0 и перенос из младшего разряда c0 ). Логика работы полного сумматора отражена в табл. 3.11.

Составляя логические функции выходных переменных и выполняя некоторые упрощения, находим

S0 = (a0 b0 ) c0 ;

c1 = a0 b0 + (a0 b0 ) c0 .

Из этого следует, что полный сумматор можно реализовать из двух полусумматоров и элемента ИЛИ (рис. 3.33).

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1