2.4. Построение запоминающих устройств эвм

При построении устройств памяти необходимо решить ряд конкретных вопросов:

• какой тип устройства необходим,

• какой должна быть организация разрабатываемого устройства, т.е. какие микросхемы выбрать для построения,

• в какой части адресного пространства, определяемого разрядностью шины адреса, должно располагаться устройство.

Первый вопрос определяется постановкой задачи ─ должно быть оговорено, что необходимо разработать: либо ПЗУ, либо статическое ОЗУ (например, КЭШ), либо динамическое ОЗУ (оперативная память большого объёма), либо видеопамять и т. п.

Решение второго вопроса полностью определяет разработчик, т. к. правильное решение этого вопроса задаёт основные характеристики разработки. Здесь нужно однозначно определить, какие микросхемы выбрать и с какими параметрами, чтобы достигнуть необходимого быстродействия, минимального использования поверхности печатной платы и минимальной стоимости.

Решение третьего вопроса определяет необходимый дополнительный набор микросхем, и зависит оно от типа разрабатываемой памяти. Например: разработать модуль ПЗУ для BIOS персональной ЭВМ. Расположение BIOS персональной IBM-совместимой ЭВМ строго оговорено и, следовательно, это адресное пространство необходимо использовать.

Рассмотрим на примере построение принципиальной электрической схемы модуля памяти: построить схему оперативного запоминающего устройства (ОЗУ) для микроЭВМ с шинной архитектурой (шина данных - ШД ─ 8 разрядов, шина адреса - ША ─ 16 разрядов) организацией 2К*8 (2 килобайта). Предусмотреть возможность размещения модуля в любой части адресного пространства.

Процесс проектирования состоит из нескольких последовательно выполняемых этапов.

1этап — построение структурной схемы. Модуль ОЗУ должен включать в себя следующие структурные блоки: блок запоминающих элементов (микросхем памяти); блок формирования шин; блок дешифрации адресного пространства. Блок - схема модуля представлена на рис. 14. Блок формирования шин предназначен для увеличения нагрузочной способности шин и создания возможности подключения шин модуля памяти к системной шине микроЭВМ. Блок дешифрации адресного пространства предназначен для получения возможности, поместить блок памяти в нужное место адресного пространства.

Рис.14 . Блок-схема модуля ОЗУ.

На рис. 14 приняты обозначения: ШД ─ шина данных, ША ─ шина адреса, ШУ ─ шина управления, БДАП ─ блок дешифрации адресного пространства, БЗЭ ─ блок запоминающих элементов, БФШД ─ блок формирования шины данных. Направление стрелок указывает на направление передачи информации, по шине данных передача осуществляется в обоих направлениях. Далее (второй этап) необходимо выбрать элементную базу, т.е. выбрать микросхемы. Выбор микросхем выполняют с использованием справочников по интегральным микросхемам. Для данной разработки наиболее целесообразным является использование микросхемы памяти К537РУ10 организацией 2К*8 (2 килобайта), в качестве формирователя ─ К555АП6, в качестве дешифратора адресного пространства ─ К555ИД7.

Выполняя выбор микросхем ,необходимо учитывать их совместимость по уровням кодирования, быстродействию и нагрузочной способности.

На рис. 15 приведена схема статического оперативного запоминающего устройства на 2 килобайта в соответствии с ранее поставленной задачей. Используемая микросхема памяти К537РУ10 имеет 11 адресных входов, два входа с обозначениями CS и OE, один вход управления записью WR/RD (низкий уровень активен для записи).

Микросхема имеет двунаправленные выводы шины данных. Сигналы CS и OE , активные низким уровнем, предназначены соответственно для выбора микросхемы и разрешения выходов (управление третьим стабильным состоянием выходов).

Рис. 15. Статическое ОЗУ

Микросхема К555АП6 ─ двунаправленный шинный формирователь ─ имеет двунаправленные выводы данных, на сторону А и на сторону В, вход DIR ─ управление направлением передачи информации. Если сигнал на этом входе имеет высокий уровень, то информация передаётся со стороны А на сторону В, вход G ─ управление выходом. Если на этом входе сигнал высокого уровня, то выходы как со стороны А, так и со стороны В находятся в третьем стабильном состоянии. Это соответствует отключению модуля памяти от системной шины данных.

На микросхемах К555ИД7 и переключателях SW1 и SW2 собрана схема дешифрации адресного пространства, которая позволяет расположить модуль памяти в любой части адресного пространства 16-разрядной шины адреса.

Разряды адресной шины А0 ─ А10 поданы на адресные входы микросхемы 537РУ10 для организации выбора слова, А11 ─ А13 ─ на входы первого дешифратора. Каждый выход первого дешифратора соответствует восьмой части адресного пространства, т.е. 8 килобайтам.

Разряды А14 и А15 поданы на входы второго дешифратора, входы разрешения работы которого подключены через переключатель SW1 к одному из выходов первого дешифратора. Таким образом, когда первый дешифратор выбрал восемь килобайт, то два из них выбираются вторым дешифратором и переключателем SW2. Полученный сигнал подаётся на входы разрешения функционирования микросхемы памяти и шинный формирователь и разрешает работу схемы в конкретном адресном пространстве.

Управление записью/чтением микросхемы памяти и направлением передачи информации шинного формирователя осуществляется сигналом WR/RD, получаемым с шины управления.

Построение модуля ПЗУ отличается от рассмотренного только тем, что на него нужно подавать только управляющий сигнал RD (чтение).

Модуль памяти с использованием динамических микросхем имеет схему значительно сложнее рассмотренной. Это видно даже при рассмотрении блок-схемы.

На рис.16 приняты обозначения: SBA ─ системная шина адреса, SBD ─ системная шина данных, BAM ─ шина адреса модуля памяти, BDM ─ шина данных модуля памяти, BC ─ шина управления, Arf ─ адрес регенерации.

Особенности микросхем динамической памяти (мультиплексированная шина адреса и необходимость регенерации) требуют обязательной установки генератора и счётчика адреса регенерации, а также мультиплексора адреса. Подключение выходов данных микросхем к системной шине данных с её малым сопротивлением требует установки между ними буферного устройства ─ шинного формирователя.

Регенерация памяти должна осуществляться в соответствии с характеристиками микросхем и выбранным алгоритмом работы устройства. Эти задачи решают арбитр и схема формирвания сигналов управления.

Схема рассматривает запросы на доступ к памяти от процессора и регенерации таким образом, чтобы исключить конфликты между ними, а также вырабатывает управляющие сигналы: RAS ─ строб регистра адреса строки, CAS ─ строб регистра адреса столбца, WR ─ запись.

Рис. 16. Блок-схема модуля памяти на микросхемах динамической памяти

В качестве системных сигналов, передаваемых по системной шине управления, являются: SYSCLK ─ синхронизаця, HLDA ─ подтверждение захвата шин, ALE ─ истинное значение адреса на шине, BHE ─ истинное значение старшего байта на шине данных, MEMW и MEMR ─ соответственно запись и чтение памяти.

Очень часто левые три блока объединяют в контроллер управления динамической памятью. Рассмотрим работу такого контроллера, принципиальная схема которого приведена на рис.17 ─ 19.

На рис.17 приведена схема управления динамического модуля памяти. Эта схема воспринимает сигналы управления от процессорного модуля: MWTC ─ запись в память, MRDC ─ чтение содержимого памяти, INH1 ─ обращение в адресное пространство данного модуля памяти.

Рис.17. Схема управления и счётчик адреса регенерации модуля динамической памяти

Также этот блок разрешает конфликтную ситуацию, которая может возникнуть при одновременном обращении к памяти процессора и регенерации, т.е. выполняет функции арбтира.

Если в модуле памяти идёт регенерация, то схема управления выдаёт сигнал XACK, который может быть использован в процессорном блоке для перевода процессора в режим ожидания.

В этом блоке имеется счётчик адреса регенерации, который выдаёт восьмиразрядный адрес регенерации ARF0÷7 . Входным сигналом для счётчика является RF2 , получаемый от таймера регенерации.

Схема формирования управляющих сигналов содержит генератор (мультивибратор) и сдвиговый регистр, которые формируют управляющие сигналы для набора микросхем памяти: RAS ─ стробирующий сигнал регистра адреса строки, CAS ─ стробирующий сигнал регистра адреса столбца, WE ─ разрешение записи, и сигналы управления мультиплексорами адреса МА0, МА1.

Имеется счётчик с программируемым коэффициентом пересчёта, выполняющий функции таймера регенерации. Использование счётчика с программируемым коэффициентом пересчёта позволяет изменять период регенерации в соответствии с используемыми микросхемами памяти.

Рис.18. Схема формирователя управляющих сигналов и

таймер регенерации

На рис. 19 приведена схема набора мультиплексоров и микросхем памяти.

Рис.19. Схема набора мультиплексоров и микросхем памяти

Схема набора мультиплексоров предназначена для мультиплексирования адреса, поступающего от процессора или системной шины и адреса регенерации. Имеющийся в схеме шинный формирователь предназначен для формирования шины данных.

На рис.20 приведена временная диаграмма работы рассматриваемого модуля памяти в режиме регенерации. При этом входные сигналы MWTC, MRDC и INH1 не активны и их значения соответствуют нулевому уровню напряжения.

Обозначение переменной соответствует обозначению выхода микросхемы (символы левее точки) и порядковому номеру микросхемы (символы правее точки). На диаграмме переменной RAS выделены моменты времени перемены адреса регенерации. Цикл работы устройства равен девяти периодам тактовой частоты (CLK).

Для получения максимального быстродействия тактовую частоту определяют из соотношения

, где — время полного цикла обращения.

Рис.20. Временная диаграмма работы модуля динамической памяти в режиме регенерации