5.1.4. Считывание информации

Информация, хранимая в регистрах, может передаваться во внешние схемы однофазным или парафазным способом в прямом или обратном коде. Для реализа­ции микроопераций считывания к выходам каждого триггера подключаются комби­национные схемы, образующие выходную логику регистра.

Схемы выходной логики строятся на основе следующих поразрядных логиче­ских уравнений:

• для считывания однофазным прямым или обратным кодом

Ш_i = Y_пр Q_i v Y_об (5.3)

• для считывания парафазным прямым или обратным кодом

Ш_i = Y_npQ_i v Y_пр ; Ш_i = Y_o6 v Y_o6Q_i (5.4)

где Y_пр и Y_o6 — управляющие сигналы выдачи соответственно прямого или обратно­го кода;

Q_i и Q_i — прямое и инверсное значение, выхода r'-го разряда регистра;

Ш_i — разряд однофазной шины данных;

Ш_i и Ш_i — разряды парафазной шины данных.

Очевидно, что управляющие сигналы Y_пр и Y_об не должны совпадать во време­ни.

Схемы выходной логики для i-го разряда на основе уравнений (5.3) и (5.4) по­казаны на рис. 5.5.

Рисунок 5.5-Схемы выходной логики i-разряда для считывания информации:

а) однофазным кодом; б) парофазным кодом

5.1.5. Логические микрооперации в регистрах

В регистрах могут выполняться следующие поразрядные (без переносов) логи­ческие микрооперации над словами А и В:

-логическое сложение и умножение: RG1: = AvB; RG1: = А В;

-сложение по модулю два и его отрицание: RG1: = А В; RG1: = ;

-инверсия слова: RG1: = .

Логические микрооперации предполагают наличие первого слова А в регистре. С учетом этого логическое сложение слов А и В в регистре на RS- или JK-триггерах с однофазной записью выполняется вводом слов В без предварительного сброса.

Логическое умножение реализуется подачей инверсных значений разрядов слова B на входы R (или K) триггеров регистра. Действительно, если значение B_i = 0, тo = 1 и соответственно триггеры обнуляются, что и требуется для поразрядного логического умножения.

Микрооперации сложения по модулю два и его отрицания реализуются в реги­страх на T-триггерах. Вначале записывается слово A, а затем без предварительного сброса по счетному входу вводится слово В.

После этого на прямых выходах тригге­ров фиксируется результат операции Q = А В, а на инверсных выходах - Q= .

Микрооперация инвертирования состоит в подаче импульса на все T-входы триггеров регистра, в которых хранится слово A. В итоге на прямых выходах триггеров устанавливается результат согласно соотношению Q_i = A_i 1 = .

5.1.6. Микрооперации сдвига

Сдвиг — это одновременное пространственное перемещение двоичного слова в разрядной сетке с сохранением порядка следования нулей и единиц. Регистры, предназначенные для выполнения микроопераций сдвига, называются регистрами сдвига или сдвиговыми.

Микрооперации сдвига используют в процессе выполнения команд умножения, деления и нормализации. Кроме того, с помощью сдвига осуществляется преобра­зование параллельного кода в последовательный или наоборот (например, при об­мене информацией с магнитными лентами и дисками).

Сдвиг слова может выполняться вправо (в сторону младших разрядов) или влево (в сторону старших разрядов).

Обозначим одноразрядные микрооперации сдвига вправо и влево символами R и L соответственно.

Различают правый и ле­вый арифметический (R_a, L_a), логический (R_л, L_л) и циклический (R_ц, L_ц) сдвиги сло­ва.

Пусть в регистре А записано слово А_n, А_п-1 ... А₂ А₁

где А₁ — младший разряд; А_n — старший разряд.

Символически микрооперации сдвига записываются сле­дующим образом:

• арифметические сдвиги (знаковый разряд не сдвигается):

RGA: = R_a(A) = A_n 0 A_n-1 ... A₂; RGA : = L_a (A) = А_n А_n-2...А₁ 0 ;

• логические сдвиги (одновременно сдвигаются все разряды);

RGA: = R_л(A) = 0 А_n А_n-1 ...А₂; RGA : = L_л(A) = А_n-1А_n-2 ...А₁ 0;

• циклические сдвиги (между старшим и младшим разрядами имеется коль­цевая связь):

RGA := Rц (A) =A₁ А_n А_n-1...А₂; RGA : = L_ц(A) = A_n-1 A_n-2 ...А₁ A_n

Арифметические и циклические сдвиги преимущественно используют при вы­полнении команд в процессорах, а логические сдвиги обеспечивают преобразова­ние последовательного кода в параллельный и наоборот в устройствах связи с маг­нитными лентами и дисками.

Сдвиговые регистры проектируют на двухступенчатых RS- (или JK-) или D-триггерах с динамическим управлением по фронту. Такие триггеры обеспечивают разделение во время процессов приема новой информации в каждом разряде и вы­дачи (сдвига)старой.

Примем, что в реверсивном регистре должны выполняться параллельная за­пись слова А по сигналу управления Y_зп и сдвиги информации влево и вправо под воздействием управляющих сигналов L_л и R_л.

Схема одного разряда регистра сдвига на RS-триггерах показана на рис. 5.6, а.

Экономичная схема разряда регистра, в которой функция на R-входе триггера образуется инвертированием сигнала S_i показана на рис. 3.6, б.

Однако в этом слу­чае время записи данных увеличивается за счет задержки инвертора.

Схема разряда регистра сдвига на D-триггерах показана на рис. 5.6 в.

Рисунок 5.6-Схема разряда регистра сдвига:

а)-на RS-триггере; б)-с инвентором на входе R; в)-на D-триггере

Пример построения реверсивного трехразрядного регистра сдвига на D-триггерах с динамическим управлением представлен на рис. 5.7.

Рисунок 5.7-Схема реверсивного регистра на D-триггерах

Реверсивный регистр сдвига работает следующим образом.

При значении сиг­нала Y_зп = 1 в регистр записывается информация параллельным однофазным ко­дом.

При значении сигнала R_л = 1 хранимая информация одновременно сдвигается в сторону младших разрядов, при этом разряд Q₃ обнуляется.

При значении сигнала L_л = 1 информация в регистре одновременно сдвигается в сторону старших разря­дов, при этом разряд Q₁ обнуляется.

Запись и сдвиг информации происходят по фронту синхроимпульса.