2.3. Описание лабораторной установки

Эксперименты выполняются на субблоке ДЕШИФРАТОР типового лабораторного стенда. Условные графические обозначения декодеров приведены на лицевой панели стенда. В состав лабораторной установки входят следующие функциональные части:

• блок формирования адресных сигналов (БФС) на переключателях SА1  SA2;

• блок формирования разрешающих сигналов SA5  SA8;

• полный дешифратор (декодер) 3-го порядка;

• блок индикации (светодиоды HL1  HL8).

БФС позволяет формировать сигналы, управляющие работой декодеров. Что позволяет создавать условия запрещающие или разрешающие работу декодеров.

В лабораторной установке исследуется функционирование дешифраторов двух типов: К155ИД4 и К155ИД7.

Упрощенные функциональные схемы коммутации стенда для выполнения лабораторных работ приведены на рис. 2.2 и рис. 2.3.

Р

SA1

SA2

SA3

SA2

исунок 2.2. Упрощенная функциональная схема субблока "ИD4"

Рисунок 2.3. Упрощенная функциональная схема субблока "ИD7"

2.4. Задание на лабораторную работу

1. Ознакомиться с составом, назначением каждого функционального узла стенда. Уяснить расположение и назначение тумблеров, кнопок и светодиодов на лицевой панели стенда.

2. Исследовать работу дешифраторов в автономном режиме формирования адресных и управляющих сигналов.

3. Исследовать следующие режимы работы дешифраторов К155 ИD4:

- 2 дешифратора 2 х 4

- дешифратор 3 х 8

К155 ИД7: дешифратор 3 х 8.

Построить временные диаграммы работы стенда в указанных режимах.

4. Ознакомиться с назначением и цоколевкой микросхем К155 ИД4, К155 ИД7 и правилами формирования их условных графических обозначений (УГО).

5. Начертить функциональную схему полного дешифратора по УГО рис. 2.1,а и рис. 2.1,б (вариант указывается преподавателем).

6. Построить функциональную схему на основе полного декодера, реализующую одну из функций, представленных в табл. 2.1 (вариант указывается преподавателем).

7. Сделать выводы по функциональному назначению и свойствах полных дешифраторов.

2.5.Методические указания

2.5.1. При уяснении назначения функциональных узлов стенда пользуйтесь схемами, приведенными на рис. 2.2 и рис. 2.3.

2.5.2. Определить разрешающие комбинации управляющих сигналов для исследуемых режимов.

2.5.3. Постройте временные диаграммы работы декодеров в исследуемых режимах.

2.5.4. Цоколевка – это нумерация выводов ИМС согласно типу корпуса, Уясните типы корпусов, исследуемых в лабораторном макете. Особое внимание обратите на номера выводов для подключения источника питания: общего провода и активного полюса (+5В).

Таблица 2.1 – Варианты индивидуальных заданий

Вариант	Название функции	Микросхема	Формула функции
1	Сумма по mod2	К155 ИД4	Х = a  b  c
2	Мажоритарность 2 из 3	К155 ИД4	Y = ab  ac  bc
3	Инверсия суммы по mod 2	К155 ИД7	Z =
4	Логический порог	К155 ИД7	W= b c  ac   a b
5	Функция	К155 ИД4	Q= c  a   b
6	Функция	К155 ИД4	V= b  c  a
7	Функция	К155 ИД7	U=   

Сопоставьте указатели по входам выходам УГО ИМС с действием входных сигналов и, соответственно, значением выходных сигналов функциональных элементов. Уясните метки в основном и дополнительных полях УГО согласно назначениях выводов ИМС и функции, реализуемой элементом. Приведите рисунки цоколевок ИМС К155 ИД4 и К155 ИД7.

При уяснении этих сведений руководствуйтесь ГОСТ 2.742-82. и справочными данными.

2.5.5.Чтобы составить функциональные схемы полных декодеров согласно УГО рис. 1,а,б, руководствуйтесь логическими выражениями (1), (2) и (3) выходных функций соответствующего декодера и правилами построения функциональных схем по логическим выражениям. Учтите, что количество инверторов, необходимых для получения инверсий адресных сигналов, должно быть равно числу адресных входов.

Сопоставьте полученные схемы с аналогичными для ИМС ТТЛ, приведенными в справочниках. Сделайте выводы о результатах.

2.5.6.Чтобы построить функциональную схему, реализующую одну из функций таблицы 1 с заданным типом декодеров, постройте карту Карно для этой функции. Затем, руководствуясь формулами (4) и (6) и изложенным в п.2 материалом, определите номера конституент этой функции и, в то же самое время, номера выходов декодера. Определите тип объединяющего элемента и постройте схему.

Результат предъявите преподавателю для проверки.

2.6. Содержание отчета

Отчет выполняется с требованиями кафедры АиПУ и должен содержать:

1. Временные диаграммы согласно п.2.2 задания.

2. УГО и цоколевку ИМС К155 ИД4 и К155 ИД7.

3. Функциональные схемы по п.2.5 и п.2.6 задания.

4. Выводы по выполненной работе.

2.7. Контрольные вопросы

1.Что такое "полный декодер" и его "порядок?

2.Как ИМС К155 ИД4 использовать в качестве полного декодера третьего порядка? Начертите схему и пронумеруйте выходы.

3.Каким образом можно найти систему логических функций, описывающий полный декодер 2-,3- и 4-го порядка?

С₃

3. МУЛЬТИПЛЕКСОРЫ - СЕЛЕКТОРЫ

3.1. Цель лабораторной работы

Изучение и экспериментальное исследование функциональных свойств мультиплексоров - селекторов (MS) в реализации булевых функций и применения ИМС МS.

3.2. Основные сведения и понятия

Мультиплексор - селектор – это электронный коммутатор дискретных сигналов с нескольких «направлений» на одно. Обычно МS имеет две группы входов: одну из «к» входов, называемых адресными или управляющими, и другую – из 2^к входов, называемых информационными. Комбинация сигналов на адресных входах однозначно указывает номер («адрес») информационного входа, который будет «подключен» к выходу в рассматриваемый момент или интервал времени.

Число «к» принято называть «порядком» мультиплексора - селектора (в дальнейшем просто «мультиплексор» или МS) Порядок МS предопределяет «способность» его к коммутации определенного количества информационных входов и функциональные возможности микросхем МS.

По принципу действия MS – это комбинационное устройство, значение выходного сигнала которого однозначно определяется значением информационного, скоммутированного в данный момент времени к выходу мультиплексора.

По существу MS образован полным декодером k-того порядка и многовходовым логическим элементом 2И - 2^к ИЛИ либо 2И - 2^к ИЛИ - НЕ. На один из входов элемента 2И подается информационный сигнал, а на другой сигнал с одного из выходов полного декодера. Таким образом, в каждый рассматриваемый момент времени может быть скоммутирован только один из информационных входов, а выходной сигнал МS быть инверсным либо совпадать со значением входного информационного сигнала.

Реальные ИМС мультиплексоров имеют ограниченное число информационных входов: 4, 8 или 16 (к=2, 3 или 4) и дополнительно, кроме информационных и адресных, так называемый «разрешающий» вход или вход «разрешения / запрета». Сигнал по этому входу запрещает или разрешает коммутацию информационных входов. В состоянии запрета выходной сигнал МS принимает фиксированное значение и не зависит от значений информационных и адресных сигналов. Кроме того, есть мультиплексоры с двумя выходами – прямым и инверсным. Так на рис. 3.1 показано условное графическое обозначение (УГО) мультиплексора - селектора третьего порядка (МS-3), имеющего 8 информационных выходов, помеченных групповой меткой D, три адресных входа с групповой меткой SED, один инверсный вход разрешения работы Е и два выхода.

Рисунок 3.1. УГО мультиплексора - селектора третьего порядка

Если на входе разрешения Е сигнал равен логической единице (лог.1), то независимо от других сигналов на прямом выходе будет постоянно сигнал логического нуля (лог.0), а на инверсном – лог.1.

Если поставить входным сигналам мультиплексора в однозначное соответствие логические переменные: х_-, х₁, . . .х₇ – информационные; а₀, а₁, а_{2 –} адресные и «Е» – разрешение, то логическое выражение (функция), показывающее зависимость выходного сигнала от входных, будет иметь вид:

(1)

где символ «+» означает логическое сложение (дизъюнкцию); выражения в круглых скобках соответствуют логическому произведению (конъюнкции) адресных переменных, взятым со знаком или без знака инверсии – черта над переменной.

Выражение (1) описывает сигнал на прямом выходе мультиплексора третьего порядка (МS-3) и является его логико-математической моделью. Если использовать символ V групповой дизъюнкции, то (1) можно представить в сокращенной форме:

(2)

При Е=0, что соответствует состоянию «разрешения» коммутации, выражение (2) представляет собой дизъюнкцию по всему множеству i номеров конституент логических функций, аргументами которых являются адресные переменные мультиплексора. Конъюнкции вида (а₂а₁а₀)_i отображают комбинацию сигналов по адресным входам, при которой i-й вход и соответствующая ему переменная х_i будут «скоммутированы» к выходу МS.

Из анализа приведенных выражений очевидно, что MS является функционально полным логическим элементом. Поэтому, с его помощью можно реализовать логическую функцию любой сложности. Существует два способа реализации. В первом количество аргументов реализуемой функции совпадает с порядком мультиплексора, во втором порядок мультиплексора выбирается меньшим, чем число функциональных аргументов.

Рассмотрим первый способ реализации логических функций.

Для этого необходимо определить номера конституент (и номер информационных входов МS), на которых функция принимает значение лог.1 либо лог.0, а затем выполнить соответствующие подключения информационных входов МS к шинам лог.1 и лог.0. При этом на адресные входы следует подавать сигналы, соответствующие аргументам реализуемой функции.

К информационным входам подключаются константы: «лог.0» или «лог.1». Номера информационных входов для подключения констант выбирают из подмножеств {h} и {l}. Определить данные подмножества проще всего по маскирующим матрицам мультиплексоров путем «наложения» карты Карно реализуемой функции на маскирующую матрицу. При этом названные матрицы и карты Карно должны быть одного «порядка».

Последовательность подачи входных сигналов на адресные входы мультиплексора определяется как соответствие аргументов реализуемой функции адресным переменным тоже по результату наложения. На рис. 3.2,а и рис. 3.2,б приведены маскирующие матрицы МS-3 и MS-4, соответственно.

Рисунок 3.2. Маскирующие матрицы мультиплексора 3-го порядка (а) и четвертого порядка (б)

В качестве примера рассмотрим реализацию функции от трех аргументов: . Карта Карно для данной функции приведена на рис. 3.3.

Рисунок 3.3. Карта Карно для функции F

Так как реализуемая функция зависит от трех аргументов, то потребуется мультиплексор 3-го порядка, например К155КП7 (см. рис. 3.1). По результату наложения карт Карно (рис. 3.3) на маскирующую матрицу (рис. 3.2,а) определяем:

{h} = 1,2,6,7; I = 0,3,4,5: (3)

а₀ = с; а₁ = b; а₂ = а (4)

Номера, входящие в подмножества h и l, находятся как перечень индексов информационных переменных , стоящих в клетках маскирующей матрицы, приходящихся на клетки карты функции со значениями лог.1 и лог.0, соответственно. Маскирующая матрица МS вычерчивается в форме карт Карно для функций, аргументами которых являются адресные переменные мультиплексора, и показывает, какие информационные переменные x_i будут скоммутированы при рассматриваемой комбинации адресных переменных. Равенства (4) определяют по разметке маскирующей матрицы и карты функции. Они предписывают порядок подачи сигналов, отображаемых аргументами функции, на адресные входы мультиплексора.

Принципиальная схема, реализующая названную функцию на мультиплексоре К155КП7, приведена на рис. 3.4.

Лог.1

F

Рисунок 3.4. Принципиальная схема реализации функции F на мультиплексоре 3-го порядка

Рассмотрим второй способ реализации логических функций.

В качестве примера возьмем ту же функцию. Поэтому будем использовать карту Карно, представленную на рис. 3.3. Функцию реализуем на мультиплексоре 2-го порядка. Его маскирующая матрица приведена на рис. 3.5.

Рисунок 3.5. Маскирующая матрица мультиплексора 2-го порядка

Поскольку, количество адресных входов мультиплексора и аргументов функции не совпадает, то необходимо выбрать часть аргументов, которые будут поданы на адресные входы мультиплексора. Оставшиеся аргументы должны быть определенным образом подключены к информационным входам, при этом допускается использование дополнительных логических элементов. Сопоставление адресных входов мультиплексора и аргументов функции осуществляется при инициализации карты Карно и маскирующей матрицы. После этого порядок подключения аргументов менять нельзя, это не позволит реализовать функцию.

Далее производится наложение маскирующей матрицы на карту Карно. Поскольку количество клеток в них не одинаково, то одна клетка маскирующей матрицы будет покрывать несколько клеток карты Карно. Назовем эту совокупность областью. Количество клеток во всех областях должно быть одинаково. Результат наложения представлен на рис. 3.6.

Рисунок 3.6. Наложение маскирующей матрицы на карту Карно

Каждую область можно рассматривать как самостоятельную карту Карно. Поэтому дальнейшая минимизация проводится в каждой области отдельно. Аргументами, участвующими в минимизации являются те, которые должны быть подключены к информационным входам мультиплексора. В данном примере это единственный аргумент «С». Из рис. 3.6 видно, в области D₀ функция равна 1 только при С=1, в области D₁ – только при С=0, в области D₂ при любом значении С функция равна 0 и в области D_3, вне зависимости от С, функция равна 1. Отсюда определяется вид функций схемы реализации которых должны быть подключены ко входам D_i.:

D₀ = С; D₁ = ; D₂ = 0; D₃ = 1.

На рис. 3.7 приведена принципиальная схема реализации данной функции на мультиплексоре 2-го порядка.

Рисунок 3.7. Принципиальная схема реализации функции F на мультиплексоре 2-го порядка