1.7. Контрольные вопросы

1. Какие минимальные базисы существуют?

2. Каким образом перейти из базиса в базис?

3. Какой элемент называется функционально полным и каковы способы доказательства полноты логического элемента?

4. Что означают термины: «соглашение положительной логики» и «соглашение отрицательной логики»?

5. Что означают цифры, присутствующие в названии логического элемента?

6. Что такое таблица истинности и временная диаграмма? Правила их составления.

2. Функциональные свойства полных декодеров

2.1. Цель лабораторной работы

Изучение функциональных свойств полных декодеров на примере ИМС серии КI55 и построение устройств на их основе.

2.2.Основные сведения

Полный декодер (DC) – комбинационная логическая схема (устройство), имеющая k входов, называемых "адресными", и N =2^k выходов. В любом случае сигнал активного уровня может быть только на одном из выходов, номер ("адрес") которого однозначно определяется комбинацией входных сигналов в текущий момент времени. Если выходы DC нумеровать десятичными числами, начиная с нуля, то адрес активизированного выхода можно определить, переведя двоичное k‑разрядное число, отображающее комбинацию входных сигналов, в десятичную систему счисления. Для этого адресным входам присваивают весовые коэффициенты согласно "весам" разрядов двоичных чисел (2ⁱ, где i = {0, 1,…, k – 1} и соответственно их помечают. Число к называют "порядком" декодера. Если k=3, то это соответствует декодеру третьего порядка и у него будет N = 2³=8 выходов. Выходы могут быть прямыми или инверсными, в зависимости от этого значение активного уровня для выходного сигнала меняется: если DC имеет инверсные выходы, то "активным" считается сигнал логического нуля (лог.0). В противном случае за активный уровень принимается сигнал логической единицы (лог.1).

Реальные ИМС полного декодера имеют обычно дополнительные входы, называемые разрешающими или управляющими, сигналы по которым запрещают или разрешают активизацию выходов. На рис. 1 приведены условные графические обозначения полных декодеров 3-го (рис. 2.1.а) и 4-го (рис. 2.1.б) порядков с прямыми и инверсными выходами, соответственно.

Для декодера D1 активным уровнем выходного сигнала будет лог.1, а для декодера D2 – уровень лог.0. Адресные входы помечены десятичными числами «1», «2», «4», «8» (согласно весовым коэффициентам разрядов двоичных чисел) и логическими переменными а₀, а₁, а₂, а₃, отображающими сигналы по адресным входам. Индекс у переменных а_i соответствует показателю степени числа 2 при определении "веса" "адресного" входа и одновременно "веса" "адресной" переменной. Так, что а₀ является адресной переменной самого младшего разряда, переменные а₂ и а₃ будут соответствовать 3-му и 4-му разрядам комбинации по адресным входам и являются переменными старших разрядов.

Таким образом двоичное число <а₃ а₂ а₁ а₀>, отображающие комбинацию значений адресных сигналов, укажет номер выхода с активным уровнем сигнала ("активизированный" выход).

a) б)

Рисунок 2.1. Условные графические обозначения полных декодеров

У декодера D₁ один инверсный разрешающий вход, поэтому сигнал лог.0 будет активным и, и при наличии такого сигнала, на одном и выходов появится уровень лог.1. Например, при комбинации <а₂ а₁ а₀> <110>  на 6-м выходе DC будет сигнал лог.1, т.к. двоичное число 110₍₂₎ соответствует десятичному 6₍₁₀₎.

Функционирование полного декодера рис. 1,а, можно описать следующей системой логических (булевых) функций:

у₀ = ( ); у₄ = (а₂ );

у₁ = ( а_о); у₅ = (а₂ а₀);

у₂ = ( а₁ ); у₆ = (а₂ а₁ );

у ₃ = ( а₁ а_о); у₇ = (а₂ а₁ а₀).

г де у_i – функции, определяющие значения выходных сигналов (i=0.7); S – логическая переменная, соответствующая сигналу на разрешающем входе; а конъюнкции вида (а₂ а₁ а₀)i отображают комбинацию сигналов по адресным входам, при которой соответствующий выход будет активным (иметь сигнал лог.1). Эту комбинацию легко определить, если адресную переменную без знака инверсий заменить единицей, а со знаком инверсии – нулем. Например, конъюнкция (а₂ а₁ а₀) соответствует комбинации а₂ = 0, а₁ = а₀ = 1, то есть <011>, и при S = 0, будет активизирован 3-й выход (у₃=1). Аналогично, пользуясь системой (1), можно определить номер активного выхода при любой другой комбинации адресных сигналов.

Систему (1) можно записать в обобщенной форме:

 ~ ~ ~

у_i = S(а₂ а₁ а₀) i, (2)

где i {0,1,2,...7} – номер выхода полного декодера; множество конъюнкций (а₂ а₁ а₀)i есть полное множество конституент логических функций от 3-х аргументов при их задании по единицам. Следовательно, полный декодер 3-го порядка с прямыми выходами можно рассматривать как "генератор" конституент логических функций 3-х аргументов и поэтому использовать для построения любых логических устройств (с 3-я входами).

Аналогично функционирование декодера D₂ (рис. 2.1,б) можно описать системой функций:

у_i = () (а₃ а₂ а₁ а₀) i, i {0,1,2,...,15}, (3)

Так как выходы декодера инверсные (что отображено символом инверсии над правой частью выражения (3)), то сигнал активного уровня (лог.0) может появиться лишь при условии & =1, т.е. S = d = 0. Причем номер i активизированного выхода будет определяться комбинацией <а₃ а₂ а₁ а₀>i, существующей в данный момент времени на адресных входах DC. Множество {I} является полным множеством десятичных номеров конституент логических функций (4-х аргументов) при их задании по нулям. Следовательно, полный DC 4-го порядка можно использовать для построения любых логических устройств с 4 входами.

Обобщая выводы, полученные на основе выражений (2) и (3), можно доказать, что полные декодеры образуют функционально полный набор логических модулей, из которых можно построить любые логические устройства. При этом функциональная полнота сохраняется независимо от наличия разрешающих входов (их количества, указателей инверсий по этим входам и вида функций управления), а также независимо от указателей инверсий по выходам. Наличие же разрешающих входов расширяет функциональные возможности полных декодеров, так как их использованием можно реализовать дополнительно некоторые логические операции.

Для построения устройств на основе полных декодеров достаточно предусмотреть дополнительно логические элементы ИЛИ (либо ИЛИ ‑ НЕ) – для декодеров типа D_1, либо элементы И ‑ НЕ (либо И) – для декодеров типа D₂, В этом случае некоторая логическая функция F, описывающая устройство, может быть реализована по формулам (2):

; (4)

. (5)

В формулах (4) и (5):

{h} – подмножество номеров "h" конституент, на которых F принимает значения; {l} – подмножество номеров " " конституент, на которых эта функция равна 0;  – символ дизъюнкции; & – символ конъюнкции. Причем между указанными подмножествами справедливы следующие соотношения:

{h}  {l} = i и {h}  {l} =  (6)

Здесь {I} есть полное множество номеров конституент функции F. Формула (4) справедлива, когда декодеры имеют прямые выходы, а (5) – для декодеров с инверсными выходами.

Следует отметить, что полный декодер, как универсальный логический модуль, позволяет реализовать "простые" логические функции. То есть может "выступать в роли" логических элементов, например, таких как НЕ, И, ИЛИ ‑ НЕ и др. Обратитесь к системе функций (1). При S=0 имеем :

у = && = – это функция ИЛИ ‑ НЕ; а

у₇ = а₂ а₁ а₀ – это функция И и т.д. Но использование в таком качестве полных декодеров не эффективно.