Приложение а

Методы аналого-цифрового преобразования

А.1 Метод двойного интегрирования

Сущность метода состоит в следующем. Двухтактный интегрирующий АЦП интегрирует неизвестный входной сигнал в течение фиксированного интервала времени, который задается с помощью счетчика тактовых импульсов. Полученный интеграл возвращается к нулю при интегрировании опорного сигнала, полярность которого противоположна полярности входного сигнала. Время, необходимое для возврата интегратора к нулю, также измеренное с помощью счетчика тактовых импульсов, пропорционально среднему значению входного сигнала за время его интегрирования. Структурная схема АЦП двухтактного интегрирования представлена на рисунке A.1.

Импульс запуска (команда преобразования) поступает на АЦП в момент времени t₀ (рисунок А.2) и, воздействуя на триггер ТТ₁, с его помощью открывает ключ k₁, после чего преобразуемое напряжение U_вх подключается ко входу интегратора. Выходное напряжение интегратора изменяется по закону

_t

U_I=(1/(R*C_I))* U_вх dt (14.1)

⁰

Напряжение U_I подано на один из входов компаратора, а на его второй вход подано постоянное напряжение U₀. До начала интегрирования U_I < U₀, а по мере интегрирования U_I будет расти. В момент времени t₁ напряжение U_I становится равным U₀ и компаратор срабатывает. Так как начальное состояние триггера ТТ₃ равно нулю и выходной сигнал с компаратора равен единице, триггер ТТ₃ по входу S устанавливается в единичное состояние. Благодаря этому открывается вентиль И ( под номером 3 на схеме) и импульсы генератора начинают поступать на счетчик СТ₂, который начинает считать от нуля.

Интегрирование напряжения U_вх производится в течение фиксированного промежутка времени t^= t₂ - t₁. Конец этого временного интервала фиксируется счетчиком, который в момент t₂ выдает импульс переполнения, поступающий на триггеры ТТ₁ и ТТ₂. К моменту времени t₂ напряжение на выходе интегратора достигает величины

_t2

U₂= U₀+(1/(R*C_I))* U_вх dt . (14.2)

^t1

Благодаря появлению импульса переполнения счетчика (при этом счетчик обнуляется) и перебросу триггеров ТТ₁ и ТТ₂ ключ k₁ закрывается, а k₂ открывается, при этом вход интегратора переключается с U_вх на напряжение U_оп, имеющее полярность, обратную полярности U_вх. После момента t₂ импульсы генератора продолжают поступать на счетчик СТ₂, а напряжение на выходе интегратора начинает уменьшаться по закону

_t

U_I= U₂ - (1/(R*C_I))* U_оп dt (14.3)

^t2

Когда напряжение U_I уменьшится до значения U₀, компаратор перейдет в исходное положение и через выход 2 перебросит триггеры ТТ₂ и ТТ₃ в нулевое состояние. При этом ТТ₂ разомкнет ключ k₂ и напряжение U_оп отключится от входа интегратора, а триггером ТТ₃ будет запрещена подача импульсов генератора на счетчик. Число, накопленное в счетчике, является мерой времени, которое понадобилось для того, чтобы выходной сигнал интегратора достиг нуля.

Это число и есть искомый код:

N= t^/ _ги (14.4)

где t^- время между моментами получения импульса переполнения от счетчика (t₂) и переброса компаратора в исходное состояние (t₃); _ги - длительность импульса генератора.

Рисунок А.1 - Структурная схема АЦП двухтактного интегрирования

Рисунок А.2 - Временные диаграммы работы АЦП двухтактного интегрирования

Если равенство (14.3) представить для момента времени t= t₃, то получим

_t3

U₃= U₀= U₂ - (1/(R*C_I))* U_оп dt (14.5)

^t2

или _{t2 t3}

U₃= U₀= U₀+(1/(R*C_I))* U_вх dt - (1/(R*C_I))* U_оп dt (14.6)

^{t1 t2}

Если считать, что U_вх и U_оп постоянны во время интегрирования, то из выражения (14.6) получим:

U_вх *( t₂ - t₁) = U_оп *( t₃ - t₂), (14.7)

а так как (t₂ - t₁)= 2ⁿ * _ги , где n - число разрядов в счетчике, то

N=( t₃ - t₂ )/ _ги = U_вх *( t₂ - t₁) / (U_оп * _ги )= (U_вх / U_оп )* 2ⁿ (14.8)

Из этой формулы следует, что отличительной особенностью метода двойного интегрирования является то, что ни тактовая частота 1/_ги, ни постоянная интегрирования (R*C_I) не влияет на результат. Необходимо только потребовать, чтобы тактовая частота в течение времени (t^+t^) оставалась постоянной. Это можно обеспечить при использовании простого тактового генератора.

Рисунок А.3 - Зависимость скорости нарастания входного напряжения интегратора от величины входного преобразуемого напряжения

Рисунок А.4 - Вхождение интегратора в режим насыщения

Скорость нарастания выходного сигнала интегратора (рисунок А.3) во время интегрирования входного сигнала пропорциональна напряжению U_вх. Это значит, что величина интеграла в конце периода заряда конденсатора пропорциональна величине U_вх. Если U_вх меняется во время интегрирования, то выходной сигнал интегратора в конце периода заряда пропорционален среднему значению U_вх. Скорость интегрирования опорного напряжения пропорциональна величине -(U_оп/( R*C_I )) и является постоянной. Следовательно, во всех случаях выходной сигнал интегратора возвращается к нулю с одинаковой скоростью. Поскольку большей величине интеграла, получающейся в конце периода заряда, соответствует большее время возвращения к нулю, время возврата к нулю пропорционально среднему значению U_вх.

Следует помнить, что при заданном диапазоне изменения значений входного напряжения необходимо подобрать интегратор с такими параметрами, чтобы:

а) на заданном диапазоне значений U_вх конденсатор не входил в режим насыщения (рисунок A.4);

б) максимальному U_вх соответствовало максимальное выходное напряжение интегратора U_I;

в) максимальное время счета на промежутке времени t^ было конечным и не превосходило числа 2ⁿ, где n - число разрядов счетчика.

При несоблюдении требований а) - в) код, полученный на выходе АЦП, будет не соответствовать истинному.

Следует также отметить тот факт, что интегрирование входного сигнала приводит к его усреднению и сглаживанию всех быстрых по сравнению со временем интегрирования помех, наводок и шумов. Если выбрать интервал интегрирования кратным периоду частоты питающей сети, например, 50 Гц, то на этой частоте будут полностью подавляться наводки, проходящие по цепям питания и являющимся одним из факторов, ограничивающих точность АЦП.

А.2 Метод последовательного счета

Структурная схема АЦП, работающего в соответствии с методом последовательного счета, представлена на рисунке А.5. Она включает в себя компаратор, счетчик и ЦАП. На один вход компаратора поступает входной сигнал, а на другой - сигнал обратной связи с ЦАП.

Работа преобразователя начинается с прихода импульса запуска, который включает накопительный счетчик. Выходной код последнего подается на буферный регистр (для вывода на устройство отображения информации) и на ЦАП, осуществляющий его преобразование в напряжение обратной связи. Процесс продолжается до тех пор, пока напряжение обратной связи не сравняется с входным напряжением и сработает компаратор, который своим выходным сигналом прекратит поступление счетных импульсов на счетчик и осуществит считывание с него выходного кода, представляющего цифровой эквивалент входного напряжения в момент окончания преобразования.

При получении команды START управляющая логика сбрасывает счетчик в нулевое состояние, запускает генератор тактовых импульсов и начинает счет. Выходы счетчика управляют входами ЦАП так, что выходное напряжение ЦАП U_вых начинает повышаться в соответствии с приращениями содержимого счетчика. Пока аналоговое Е_вх меньше, чем эталонное напряжение на входе ЦАП (Е_этал), на выходе компаратора будет высокий потенциал. Как только Е_вх станет равным Е_этал, потенциал на выходе компаратора станет низким, что повлечет за собой отключение генератора тактовых импульсов и остановку счетчика. Цифровой код, появившийся в этот момент на выходе счетчика, представляет собой код, соответствующий Е_вх.

Функциональная схема устройства и временные диаграммы процессов, происходящих в ней, представлены на рисунках А.6 и А.7 соответственно.

А.3 Метод поразрядного кодирования

Применительно к АЦП основу метода составляет сравнение выходного сигнала внутреннего ЦАП с аналоговым входным сигналом, результатом каждого сравнения является установление очередного разряда на выходе АЦП.

При реализации данного метода преобразования необходим набор из n эталонных величин напряжения, снимаемого с ЦАП от минимальной U_э1 = q, равной кванту, до максимальной U_эn = 2^n-1 * q (n - число разрядов в выходном коде).

Входная величина будет последовательно сравниваться с суммой эталонов напряжений, имеющих значение 2ⁱ квантов, где i = n-1, n-2, ... ,1, 0. Таким образом, два соседних эталона отличаются по значению в два раза.

Для обеспечения преобразования в заданном диапазоне изменений входной величины необходимо, чтобы выполнялось условие U_эn  U_{вх. мах} / 2 (U_{вх. мах} - максимальное значение входного напряжения).

Рассмотрим алгоритм работы АЦП последовательных приближений. Уравновешивание входной величины начинается с эталона, имеющего максимальное значение, т.е. берется код с единицей в старшем разряде и после его преобразования посредством ЦАП в аналоговый сигнал сравнивается с исследуемым сигналом. В зависимости от результата сравнения получается цифра в старшем разряде выходного кода, снимаемая с АЦП. Если эталон больше входной величины, то в старшем разряде кода ставится ноль и далее производится уравновешивание входной величины следующим эталоном в два раза меньшего значения. Если же первый эталон меньше или равен входной величине, то в старшем разряде позиционного двоичного кода оставляется единица и далее производится уравновешивание разности входной величины и первого эталона. Аналогичные действия производятся для всех используемых эталонов, т.е. до тех пор, пока не будет опробован самый младший разряд кода. Следовательно, после окончания процесса преобразования входная величина будет уравновешена суммой тех эталонов, у которых в соответствующих разрядах позиционного двоичного кода стоят единицы и эталонное напряжение будет приближено к входному напряжению с точностью до младшего разряда.

Из рассмотренного алгоритма видно, что выдача n-разрядного двоичного кода занимает n фиксированных промежутков времени (тактов), т.е. АЦП последовательных приближений имеет постоянное время преобразования.

Соответствующие временные диаграммы приведены на рисунке А.8.

Рисунок А.5 - Структурная схема АЦП последовательного счета

Рисунок А.6 - Функциональная схема АЦП последовательного счета

Рисунок А.7 - Временные диаграммы работы АЦП последовательного счета

Рисунок А.8 - Временные диаграммы работы АЦП поразрядного кодирования