- •12.Реакция системы прерывания на запрос irq.
- •15 Общие принципы организации прямого доступа к памяти .
- •17. Системный таймер. Назначение. Каналы. Структура управляющего регистра.
- •18. Инициализация системного таймера ibm pc.
- •19. Канал управления звуком.
- •20. Классификация пзу.
- •25.Расширение bios.
- •26.Параллельный порт.Интерфейс Centronics.Основные хар-ки.Разъемы.
- •27.Интерфейс Centronics.Регистры их адреса.Структура регистров состояния и управления.
- •28.Последовательный порт.Интерфейс rs-232c.Основные хар-ки.Формат данных.Разъемы.
- •29. Интерфейс rs-232c.Функции универсального асинхронного приемо – передатчика.
- •50.Единицы измерения Производительности микропроцессора.
- •51.Микропроцессорные системы. Определение. Типы.
- •52.Микроконтроллеры. Отличие микроконтроллера от универсальных микропроцессорных систем.
- •53.Память микроконтроллера.
- •54.Устройство управления микроконтроллера.
- •55.Алу микроконтроллера.
- •56 Таймер микроконтроллера.
- •58 Порты ввода - вывода микроконтроллера
- •59 Архитектура вычислительных систем. Основные определения. Классы архитектур вычислительных систем.
- •Классификация вычислительных систем
54.Устройство управления микроконтроллера.
- регистр команд;
- счетчик команд;
- микропрограммное УУ;
- очередь команд.
Счетчик команд (PC) хранит адрес команды и увеличивает свое состояние перед считыванием команды из памяти. Разрядность счетчика команд 13 бит.
Младший байт счетчика является полностью доступным для чтения и записи регистрам. Разрядность регистра команд 14 бит.
По тактовому сигналу, поступающему на вход OSC1 МК, формируются 4 тактовые не перекрывающиеся последовательности (Q1, Q2, Q3, Q4).
Командный цикл состоит из двух циклов:
1)выборка команд; 2)выполнение команд.
Длительность командного цикла 8 тактов.
Во время выполнения текущей команды из памяти считывается следующая команда и загружается в очередь команд. Таким образом, командный цикл – 4 такта.
Команды передачи управления выполняются за 8 тактов, т.к. очередь команд очищается.
Типы данных:
Разрядность данных 8 бит.
1)целые данные без знака (0–255).
2)целые данные со знаком хранятся и обрабатываются в дополнительном коде (-128–127).
МК содержит 8-разрядный рабочий регистр (аккумулятор).
55.Алу микроконтроллера.
Арифметические операции: сложение, вычитание.
Логические операции: логическое сложение ИЛИ, логическое умножение И, логическое отрицание НЕ, исключающее ИЛИ (неравнозначность).
По результату работы АЛУ формирует флаги:
- С – флаг переноса;
- Z – флаг нуля;
- DC – флаг дополнительного переноса (заема) из младшей тетрады в старшую.
Флаги хранятся в спец. регистре STATUS в разрядах [2–0].
Типы данных:
1)целые без знака.
2)целые со знаком (хранятся в дополнительном коде).
Разрядность данных 8 бит
56 Таймер микроконтроллера.
В базовых моделях семейства имеются два программируемых 16-битных таймера/счетчика (T/C0 и T/C1), которые могут быть использованы как в качестве таймеров, так и в качестве счетчиков внешних событий. Каждый из них состоит из двух 8-битных регистров TH0 (старший байт) и TH0 (младший байт) для таймера 0 или TH1 (старший байт) и TH1 (младший байт) для таймера 1.
В режиме таймера содержимое соответствующего таймера/счетчика инкрементируется в каждом машинном цикле, т.е. через каждые 12 периодов колебаний кварцевого резонатора.
В режиме счетчика содержимое соответствующего таймера/счетчика инкрементируется под воздействием перехода из 1 в 0 внешнего входного сигнала, подаваемого на вывод микроконтроллера T0 или T1. Так как на распознавание периода требуются два машинных цикла, максимальная частота подсчета входных сигналов равна 1/24 частоты резонатора. На длительность периода входных сигналов ограничений сверху нет. Для гарантированного прочтения входной сигнал должен удерживать значение 1, как минимум, в течение одного машинного цикла микро-ЭВМ.
57 Система прерываний микроконтроллера.
Системы обработки прерываний микроконтроллеров предоставляют возможности контроля за событиями в реальном времени. При возникновении прерывания исполнение текущей инструкции приостанавливается; производятся действия, предусмотренные для данной ситуации. По окончании обработки прерывания выполнение программы продолжается с того места, на котором произошла ее остановка.
Источниками запроса на прерывание (IRQ) могут быть внутренние и периферийные устройства, программные процессы и инструкции. Простейшая схема обработки прерывания выглядит следующим образом:
прием запроса на прерывание;
сохранение состояния текущего процесса;
выполнение инструкций по обработке прерывания;
восстановление состояния процесса и возврат к его выполнению.
Как мы видим, с помощью данного механизма можно решать чрезвычайно широкий круг задач контроля, управления, обеспечения надежности и т.п. Но успех решения той или иной задачи, а также его эффективность, сильно зависят от конкретной реализации системы обработки прерываний.