29. Интерфейс rs-232c.Функции универсального асинхронного приемо – передатчика.
- преобразование параллельного входа на послед. при передаче и обратное преобразование при приеме.
- формирование стартового и стопового битов и битов четности при передаче и контроль их правильности при приеме.
- прием и передача данных на заданной скорости.
- формирование и контроль состояния RS-232C.
30. |
Интерфейс RS – 232C . Полнодуплексный обмен. Трехпроводная, четырехпроводная связь. |
RS-232 (англ. Recommended Standard 232) — используемый в телекоммуникациях, стандарт последовательной асинхронной передачи двоичных данных между терминалом (англ. Data Terminal Equipment, DTE) и коммуникационным устройством (англ. Data Communications Equipment, DCE).
RS-232 — интерфейс передачи информации между двумя устройствами на расстоянии до 15 метров. Информация передается по проводам цифровым сигналом с двумя уровнями напряжения. Логическому "0" соответствует положительное напряжение (от +5 до +15 В для передатчика), а логической "1" отрицательное (от -5 до -15 В для передатчика). Асинхронная передача данных осуществляется с фиксированной скоростью при самосинхронизации фронтом стартового бита.
35. Циклы магистрали микропроцессора –
1) регист. регист.
MOV AL , BL
выборка
команды
2) регистр. прямая
MOV AL , AS
выборка чтение из
команды
памяти
M/IO# = 1, D/C = 1, W/R# = 0
3) прям. регист.
MOV AM , BL
выборка запись в
команды
память
4)
OUT 20h , AL
выборка запись в
команды
порт
M/IO# = 0, D/C# = 1, W/R# = 1
5)
INC A ; (A):=(A)+1
выборка чтение из запись в
команды
памяти
память
Протокол
обмана МП:
T1 T2 T1 T2
Ti
clock
A31-A0
M/IO#,D/C#
ADS#
W/R#
READY#
D31-D0
данные цикл в МП цикл чтения записи цикл магистрали такты - такты
ожидания RDY#=0
f = 100 МГц.
Т = 1/а = 1/100 МГц = 10 нс.
Полная передача инф-ции происходит в течение цикла магистрали, состоящего из 2 или > тактов.
Каждый цикл магистрали продолжается до получения от внешней аппаратуры сигнала READY (готов RDY).
Если READY не активен, то такт T2 пов-торяется до тех пор, пока проверка входа READY не укажет на его активность. По-вторяющиеся такты T2 называются тактами ожидания.
36. Цикл МП “Захват магистрали”- Активный сигнал на входе Hold VG гово- рит о том, что некое активное устройство просит МП передать ему управление магистралью. В ответ, после завершения текущего цикла магистрали, МП переводит свои выходы в высокоимпедансное состояние и формирует сигнал подтверждения на выходе HLDA.
37. Блокированные циклы - Циклы магистрали блокируются при вы-полнении команд типа Чтениемодификация запись (например, INC A ; (A):=(A)+1). Операции этого типа производятся над ячейками памяти. Во избежание обращения другого ус-ва между чтением и записью микропроцес- сору должно быть представлено монопольное управление магистралью. Сигнал на выходе LOCK# говорит о том, что МП выполняет операцию типа Чтение-модификация-запись и не может передать управление магистралью.
38. Псевдоблокированные циклы - Подразумевают, что др. активные ус-ва кроме МП не получают управление магистралью при многоцикловых передачах длинных операндов (вещественные числа, заполнение строки КЭШ). Сигнал на выходе PLOCK# говорит о том, что МП выполняет операции с длинными операндами и не может передать управление магистралью.
39. Иницилизация микропроцессора - Сброс МП выполняется сигналом на входе RESET. Запускается микропрограмма инициализации МП, которая осуществляет самотестирование МП. Регистр EAX содержит результаты самотестирования. Нулевое значение означает, что МП работоспособен. Регистр DX содержит № МП. МП переключается в реальный режим работы. В CS загружается код CS=F000h. В счетчик команд загружается код IP=FFF0h. ФА=F0000h+FFF0h=FFFF0h. Для ПЗУ выделяются последние байты первого МБ ОП, т.е. ячейки в диапазоне F0000h-FFFFFh.