2)Применение оу. Интегратор.
Резисторы, используемые в данных схемах, имеют типичное сопротивление порядка кОм. Использование резисторов с сопротивление менее 1 кОм нежелательно, так как они могут вызвать чрезмерный ток, перегружающий выход ОУ. Резисторы более 1 МОм могут внести повышенный тепловой шум и сделать схему чувствительной к случайным ошибкам вследствие токов смещения.
Примечание: математические выражения, приведенные в статье, получены в предположении о том, что операционные усилители являются идеальными.
Интегратор
I ntegrating amplifier
Интегрирует (инвертированный) входной сигнал по времени.
где Vin и Vout — функции времени, Vinitial — выходное напряжение интегратора в момент времени t = 0.
Данный четырехполюсник можно также рассматривать как фильтр нижних частот.
3) Для того чтобы определить, какие переключатели замкнуты, воспользуемся методом последовательного приближения. Коммутируемые выводы обеспечивают напряжения:
1 разряд = 5В;
2 разряд = 2,5В;
3 разряд = 1,25В;
4 разряд = 0,625В;
5 разряд = 0,3125В;
6 разряд = 0,15625В;
Так как 8,75В>5В, следовательно 1 разряд = 1. После замыкания 2 разряда напряжение на выходе повысится до 7,5В. Если замкнуть 3 разряд, то на выходе мы получим удовлетворяющее нас напряжение, эквивалентно коду 111000.
Билет №27
1)Асинхронные счётчики.
Простейшие схемы двоичных счетчиков выполняются путем последовательного соединения триггеров со счетными входами. Т – триггер является счетчиком с К=2. Для построения счетчика с К=2n требуется n таких триггеров.
Ниже представлены схемы реализации и временные диаграммы асинхронных двоичных счетчиков с последовательным переносом на основе D-триггера и JK-триггера с помощью средств MicroLogic.
Основным недостатком счетчиков с последовательным переносом является низкое быстродействие.
2)Типы цап.
Наиболее общие типы электронных ЦАП:
широтно-импульсный модулятор — простейший тип ЦАП. Стабильный источник тока или напряжения периодически включается на время, пропорциональное преобразуемому цифровому коду, далее полученная импульсная последовательность фильтруется аналоговым фильтром низких частот. Такой способ часто используется для управления скоростью электромоторов, а также становится популярным в Hi-Fi (класс аппаратуры) аудиотехнике;
ЦАП передискретизации, такие как дельта-сигма ЦАП, основаны на изменяемой плотности импульсов. Передискретизация позволяет использовать ЦАП с меньшей разрядностью для достижения большей разрядности итогового преобразования; часто дельта-сигма ЦАП строится на основе простейшего однобитного ЦАП, который является практически линейным. На ЦАП малой разрядности поступает импульсный сигнал с модулированной плотностью импульсов (c постоянной длительностью импульса, но с изменяемой скважностью), создаваемый с использованием отрицательной обратной связи. Отрицательная обратная связь выступает в роли фильтра высоких частот для шума квантования. Большинство ЦАП большой разрядности (более 16 бит) построены на этом принципе вследствие его высокой линейности и низкой стоимости. Быстродействие дельта-сигма ЦАП достигает сотни тысяч отсчетов в секунду, разрядность — до 24 бит. Для генерации сигнала с модулированной плотностью импульсов может быть использован простой дельта-сигма модулятор первого порядка или более высокого порядка как MASH (англ. Multi stage noise SHaping). С увеличением частоты передискретизации смягчаются требования, предъявляемые к выходному фильтру низких частот и улучшается подавление шума квантования;
взвешивающий ЦАП, в котором каждому биту преобразуемого двоичного кода соответствует резистор или источник тока, подключенный на общую точку суммирования. Сила тока источника (проводимость резистора) пропорциональна весу бита, которому он соответствует. Таким образом, все ненулевые биты кода суммируются с весом. Взвешивающий метод один из самых быстрых, но ему свойственна низкая точность из-за необходимости наличия набора множества различных прецизионных источников или резисторов. По этой причине взвешивающие ЦАП имеют разрядность не более восьми бит;
цепная R-2R схема является вариацией взвешивающего ЦАП. В R-2R ЦАП взвешенные значения создаются в специальной схеме, состоящей из резисторов с сопротивлениями R и 2R. Это позволяет существенно улучшить точность по сравнению с обычным взвешивающим ЦАП, так как сравнительно просто изготовить набор прецизионных элементов с одинаковыми параметрами. Недостатком метода является более низкая скорость вследствие паразитной емкости;
сегментный ЦАП содержит по одному источнику тока или резистору на каждое возможное значение выходного сигнала. Так, например, восьмибитный ЦАП этого типа содержит 255 сегментов, а 16-битный — 65535. Теоретически, сегментные ЦАП имеют самое высокое быстродействие, так как для преобразования достаточно замкнуть один ключ, соответствующий входному коду;
гибридные ЦАП используют комбинацию перечисленных выше способов. Большинство микросхем ЦАП относится к этому типу; выбор конкретного набора способов является компромиссом между быстродействием, точностью и стоимостью ЦАП.
3) Для того чтобы определить, какие переключатели замкнуты, воспользуемся методом последовательного приближения. Коммутируемые выводы обеспечивают напряжения:
1 разряд = 5В;
2 разряд = 2,5В;
3 разряд = 1,25В;
4 разряд = 0,625В;
5 разряд = 0,3125В;
6 разряд = 0,15625В;
Так как 6,875В>5В, следовательно 1 разряд = 1. После замыкания 2 разряда напряжение на выходе повысится до 7,5В, а это высокое напряжение, следовательно 2 разряд = 0. Если замкнуть 3 разряд, напряжение на выходе повысится до 6,25В. Замыкая на выходе получаем напряжение 6,875В, что соответствует коду 101100.
Билет №28
1 )4-х разрядный параллельный однофазный регистр на основе D-триггеров.
Здесь D1, D2, D3, D4 – входы для записи данных, С – разрешение на запись данных (как правило, запись производится не побитно или потетрадно – по 4 бита, поэтому все входы соединины между собой), Q1, Q2, Q3, Q4 – выходы для чтения данных.
В отличии от записи данных, где запись производится только при
3
наличии 1 на входе «разрешение на запись» считывание возможно в любой момент времени. Также возможно считывание по 1 биту и предусмотрены выходы для считывания инвертированного сигнала (выходы над Q1, Q2, Q3, Q4).
Ниже представлены таблица истинности и временные диаграммы параллельного регистра.
Однофазный регистр сдвига на основе D-триггеров