- •Вопрос 6. Обобщенная схема и принцип действия адресного зу. Обобщенная схема и принцип действия ассоциативного зу.
- •Вопрос 7. Организация запоминающих массивов адресных зу.
- •Структура зм (запоминающего массива) типа 2d.
- •Структура зм (запоминающего массива) типа 3d.
- •Структура зм (запоминающего массива) типа 3dm (модифицированная).
- •Вопрос 8. Расслоение памяти.
- •Вопрос 9. Статические зу с произвольной выборкой. Запоминающая ячейка статической памяти. Запоминающая ячейка с двухкоординатной выборкой. Запоминающая ячейка двухпортовой памяти.
- •Вопрос 10. Микросхема статической памяти. Диаграмма работы статической памяти.
- •Вопрос 11. Динамические зу с произвольной выборкой (dram).
- •Вопрос 12. Процесс считывания в динамических зу с произвольной выборкой. Принцип действия усилителя-регенератора.
- •Вопрос 13. Контроллер динамической памяти.
- •Вопрос 14. Микросхема динамической памяти.
- •Вопрос 15. Диаграмма работы dram, fpm dram и bedo dram памяти.
- •Вопрос 16. Диаграмма работы sdram и ddr sdram памяти.
- •Вопрос 18. Классификация пзу. Структура пзу.
- •Мпзу (mrom)
- •Ппзу (prom)
- •Рпзу-уф (eprom)
- •Опрпзу-уф (eprom-otp)
- •Рпзу-эс (eeprom), flash.
- •Fram (пзу на основе сегнетоэлектрической пленки)
- •8. Mram (Магниторезистивные пзу)
- •Вопрос 18. Характеристики, влияющие на эффективность кэш-памяти.
- •Вопрос 19. Кэш с произвольной загрузкой, прямым размещением, и наборно-ассоциативный кэш.
- •Вопрос 20. Алгоритмы замещения информации в кэш-памяти. Проблема согласования содержимого кэш-памяти и оперативной памяти.
- •Вопрос 21. Страничная организация виртуальной памяти. Сегментная организация виртуальной памяти. Сегментно-страничная организация виртуальной памяти.
- •Страничная организация.
- •Сегментно-страничная организация памяти.
Вопрос 14. Микросхема динамической памяти.
столбца
Посмотрите ответ на вопрос 12: усилители-регенераторы стоят в столбцах!
Просто может возникнуть вопрос: а почему контроллер регенерации работает со строками, тогда как на усилители-регенераторы идут стробы столбцов (ведь в конечном счете регенерация идет как раз через усилитель-регенератор: та ячейка, которую надо регенерировать, открывается на линию считывания, передает свои данные усилителю-регенератору, а он, сохранив полученные данные, записывает их обратно а ту же запоминающую ячейку)? Ответ достаточно простой: регенерация действительно выполняется построчно, но усилители – регенераторы стоят в столбцах (смотри ответ на вопрос 12), поэтому, чтобы провести регенерацию i-ой строки, надо запустить последовательно усилители-регенераторы всех столбцов этой строки – для этого:
Выбирается строка, которую надо регенерировать (в действительности эти строки просто последовательно перебираются – ведь всю память надо регенерировать) - именно поэтому контроллер регенерации и стоит вместе с буфером строки;
Последовательно запускаются усилители-регенераторы всех столбцов матрицы памяти (включаются они по сигналу CAS - стробу столбца): они регенерируют те запоминающие ячейки, которые находятся на пересечении текущего столбца и регенерируемой строки.
Схема будет более понятна, если стрелка из «Схема выбора банка» в «Декодер строки» будет заменена на пунктирную стрелку (пункт. стрелку я ее дорисовал сам). В datasheets я нашел подтверждение своим мыслям.
Сигналы:
CK (CLK) – синхро - импульсы из генератора; CKE ( Clock Enable) – аквитвация/деактивация синхросигнала; CS (Chip Select) – выбор кристалла; WE- write enable; RAS/CAS – row/column address strobe, стробы адресов строки/столбца; DM – аналог сигнала OE, то есть отключает/подключает пины к шине. Также используется для маскирования данных при записи(отсюда буква M – mask в названии). В диаграмме работы SDRAM сигнал DM будет называться DQM.
Работа схемы.
Контроллер регенерации непрерывно выполняет регенерацию строк 2-8 мс.
С шины адреса поступает адрес, который сохраняется в регистре адреса. В схеме выбора банка определяется, в каком банке памяти находится строка, затем к ней осуществляется доступ. То действие, которое необходимо выполнить (чтение/запись), определяется сигналами, которые поступают в регистр управления.
Схема управления латентностью нужна для того, чтобы настраивать режим работы памяти, ведь она должна работать с разными интерфейсами, в разных режимах.