Вопрос 9. Статические зу с произвольной выборкой. Запоминающая ячейка статической памяти. Запоминающая ячейка с двухкоординатной выборкой. Запоминающая ячейка двухпортовой памяти.

SRAM: выполнены на основе триггеров (RS), дорогие, но имеют высокое быстродействие, широко используются в кэш-памяти.

Запоминающая ячейка статической памяти.

Транзисторы Т3, Т4 – ключи выборки.

Not (D) = S (set); D = R (reset)

(1)

Not(D) D

При обращении к ЗЭ на линии выборки появляется высокий потенциал, он открывает ключи Т3 и Т4 (теперь в триггер можно записывать данные или считывать их). При подаче лог. «0» на Not(D) триггер устанавливается в «1». При подаче лог. «1» на Not(D) триггер устанавливается в «1».

Аналогичная схема:

НЕ

R T

С

S

D

D лин выборки Q

Not(D)

З апоминающая ячейка с двухкоординатной выборкой.

Схема (2) аналогична схеме (1), только схема (1) используется в структуре 2D,

а схема (2) используется в структуре 3D.

(2)

Запоминающая ячейка двухпортовой памяти.

Многопортовая память – статическое ОЗУ с двумя или более независимыми интерфейсами, обеспечивающими общий доступ к пространству памяти через разделенные шины адреса, данных и управления.

(3)

Принцип работы схемы (3) аналогичен принципу работы схемы (1), только все помножено на два, так как реализовано два интерфейса.

Вопрос 10. Микросхема статической памяти. Диаграмма работы статической памяти.

2KX8 – 2K слов по 8 бит;

2Кx8 = 16K;

2¹⁰=16K

A – адрес;

CE – сигнал выбора микросхемы;

WE – сигнал разрешения записи;

OE – сигнал подключения к шине;

DO/DI – вывод/ввод данных ;

t_D - время доступа (~10 нс);

t_a - ;

Во время считывания данных NOT(OE) устанавливается в 0, переводя выходные буферы из z-high-состояния в z-low-состояние, и таким образом подключает порты памяти к шине. Когда данные считались, NOT(OE) устанавливается в 1, переводя выходные буферы в z-high-состояние, и отключает порты памяти от шины.

Во время записи подключением к шинам управляет уже микропроцессор, поэтому OE не изменяется (у МП есть свой OE  ).

Вопрос 11. Динамические зу с произвольной выборкой (dram).

Динамические ЗУ, как и статические, энергозависимы. Запоминающий элемент динамической памяти значительно проще, чем запоминающий элемент статической памяти. Он состоит из одного конденсатора и «запирающего» транзистора

Ключевой(запирающий) транзистор при наличии высокого уровня на линии выборки подключает конденсатор к линии считывания, а при отсутствии сигнала на линии выборки отключает конденсатор. Конденсатор непосредственно хранит единицу информации: «0» (разряжен) или «1» (заряжен).

Простота схемы позволяет достичь высокой плотности размещения ЗЭ и, в итоге, снизить стоимость. Главный недостаток подобной технологии связан с тем, что накапливаемый на конденсаторе заряд со временем теряется. После считывания необходимо произвести обратную запись информации – регенерацию. Если к памяти нет обращений, то регенерацию заряда должна осуществляться каждые 2 - 8 мс.

Выделяют следующие виды DRAM:

1. DRAM для обращения по произвольным адресам

• DRAM (Dynamic Random Access Memory);

• RLDRAM (Reduced Latency DRAM-DRAM с уменьшенным временем доступа/задержкой);

Используется в сетевых устройствах.

2. DRAM, оптимизированные для обращения по последовательным адресам:

• FPM DRAM (Fast Page Mode DRAM – быстрая страничная DRAM);

Увеличение скорости работы за счет доп. нагрузки на аппаратную часть памяти.

• EDO DRAM (Extended Data Out DRAM - DRAM с усовершенствованным выходом);

За счет Рг - защелки на выходе есть некоторая конвейеризация для повышения производительности при чтении.

• BEDO DRAM (Burst EDO DRAM); /*Burst (англ.) – пакет*/

Пакетная EDO DRAM – обрабатывает 4 адреса в одном пакете.

• SDRAM (Синхронная DRAM);

• DDR SDRAM (Double Data Rate SDRAM – SDRAM с удвоенной скоростью передачи данных);

Данные передаются и по переднему и по заднему фронту синхроимпульса.

• RDRAM (Rambus DRAM, Rambus – компания-производитель);

За счет неких нововведение фирмы Rambus работает быстрее, чем обычная DRAM.