2.2 Тестирование блока Part3
Некоторые компоненты этого блока тестировались по-отдельности. Во-первых, была протестирована его основа – подблок Sig_Counter. Временная диаграмма тестирования приведена на рис пр_3.2 приложения 3. Как видно из временной диаграммы, синтезированный блок выдает корректные значения своих выходных сигналов. Функциональная схема этого блока при тестировании осталась без изменений.
Примечание: на диаграмме приложения 3 группа сигналов xx – длительность сигнала (long), p_k – конечный период сигнала. Импульсы packet и байты с RS-232 задаются вручную.
2.3 Тестирование блока Part4
Для тестирования блока Part4 была создана временная диаграмма, входные сигналы на которой выставлялись вручную. Было выбрано оптимальное количество генерируемых сигналов – 2 (по критериям функциональности и времени моделирования). Также для удобства моделирования были убраны коэффициенты в подблоке Sig_Sender. Временная диаграмма тестирования приведена на рис пр_3.3 приложения 3. Также приложении 3 приведены увеличенные фрагменты генерации импульса для того, чтобы подтвердить правильность работы устройства (рис пр_3.4.а,б). Как видно из временной диаграммы, синтезированный блок выдает корректные значения своих выходных сигналов. Функциональная схема этого блока при тестировании осталась без изменений.
Для тестирования блоков Part3 и Part4 на плате нами был выбран путь тестирования устройства в целом, так как тестирование этих компонентов по отдельности привело бы к большим и трудоемким преобразованиям схемы.
2.4 Тестирование устройства в целом
И отчета компиляции были получены следующие данные об использованных ресурсах СБИС ПЛ.
Временные параметры синтезированного устройства:
Устройство целиком было протестировано на временной диаграмме. В связи с тем, что моделирование больших временных интервалов с малым относительно них периодом clk занимает очень много времени, нами было принято решение выбрать такой интервал времени, который позволит максимально проверить функционирование устройства. Исходя из этого был выбран интервал в 10 мс. Временная диаграмма тестирования приведена на рис пр_3.5 приложения 3.
Далее устройство было успешно протестировано на плате Cyclone II EP2C8F256C8. Входные данные передавались по RS-232 с помощью программы COMMTEST.exe, а воспроизводимые сигналы наблюдались на осциллографе.
Заключение
В рамках выполнения курсового проекта нами было синтезировано устройство, способное воспроизводить последовательности сигналов с заданными частотами, длительностями и паузами после них. В данном отчете отражены все основные особенности синтезированного устройства, а также приведены некоторые показатели его работоспособности (результаты тестирования). Генератор последовательностей сигналов может работать как в виде конечного устройства, так и в виде компонента другой, более сложной структуры. Ресурсы платы, использованной для синтезирования устройства, не были задействованы целиком, следовательно, наше устройство могло быть реализовано на плате с меньшим количеством ресурсов, что выгодно с точки зрения стоимости устройства. Но, исходя из технического задания, генератор последовательностей сигналов был синтезирован именно в таком виде, в каком он описан в данной пояснительной записке.