- •Лекция 12. Комбинационные цифровые устройства
- •12.1. Дешифраторы и шифраторы
- •12.1.1. Шифраторы
- •Каскадирование шифраторов применяется для увеличения разрядности входного кода (рис. 3).
- •12.1.2. Дешифраторы
- •Увеличение разрядности дешифратора
- •Семи сегментный дешифратор
- •Матричный индикатор
- •Индикаторы для диспетчерских щитов
- •12.2. Преобразователи кодов
- •12.3. Мультиплексоры и демультиплексоры
- •12.3.1. Мультиплексоры
- •Реализация логических функций на мультиплексорах
- •Увеличение разрядности мультиплексора
- •12.3.2. Демультиплексоры
- •Примеры использования демультиплексоров:
- •12.4. Сумматоры
- •Полусумматор
- •Полный сумматор
- •Вычитатель
- •Методы вычитания
Реализация логических функций на мультиплексорах
Реализация логического выражения с помощью комбинационной логики может осуществляться на мультиплексорах.
Пример. Логическое выражение задано таблицей истинности (табл. 3.5), где A1, A0 аргументы функции F; X0, X1, X2, X3 – значения функции F для соответствующих значений аргументов A1, A0.
Аналогично можно получить постоянное запоминающее устройство.
При подаче на информационные входы фиксированных данных, их считывание с выхода F осуществляется с помощью адресных входов.
Таблица истинности устройства Таблица 3.5
№ |
Входы |
Выходы |
||||||
Служебные |
Информационные |
Адресные |
||||||
EI |
X3 |
X2 |
X1 |
X0 |
A1 |
A0 |
F |
|
1 |
0 |
– |
– |
– |
– |
– |
– |
0 |
2 |
1 |
– |
– |
– |
0 |
0 |
0 |
0 |
3 |
1 |
– |
– |
0 |
– |
0 |
1 |
0 |
4 |
1 |
– |
0 |
– |
– |
1 |
0 |
0 |
5 |
1 |
1 |
– |
– |
– |
1 |
1 |
1 |
Согласно таблице истинности подключены входы мультиплексора MUX(4-1), изображенного на рис. 3.4 , а, на рис. 3.4, б – аналогичная схема на механическом переключателе (вход EI не используется).
Рис. 3.4 Подключение мультиплексора: а – микросхема,
б – механический аналог на переключателе
для реализации логической функции
Схему можно упростить, если принять во внимание, что на наборах 2, 3 (табл. 3.5): A1=0, а значение функции F =0. В тоже время, на наборах 4, 5: A1=1, а значение функции F = A0 и повторяет значения младшего разряда кода X0.
Следовательно, таблицу 3.5 можно упростить (табл. 3.6), для наборов 2, 3 выбрать константу 0, для 4, 5 – значение X0, адресный вход установить A1.
Таблица истинности устройства
№ |
Входы |
Выходы |
|||
Служебные |
Информационные |
Адресные |
|
||
EI |
X1 |
X0 |
A0 |
F |
|
1 |
0 |
– |
– |
– |
0 |
2 |
1 |
0 |
0 |
0 |
0 |
3 |
1 |
0 |
1 |
0 |
0 |
4 |
1 |
1 |
0 |
1 |
X0 |
5 |
1 |
1 |
1 |
1 |
X0 |
Н а основании табл. 3.6 разработано устройство на MUX(2-1)
Рис. 3.5 Подключение мультиплексора: а – микросхема, б – механический аналог на переключателе для реализации логической функции
Схему также можно упростить, т.к. наборы 2, 3 (табл. 3.5) можно объединить, подав на А0: A1=0, при этом F =X0 =0 (константа 0); на наборах 4, 5: A1=1, а значение функции F повторяет значения A0, которое подается на X1 (табл. 3.7, рис. 3.6).
Таблица истинности устройства
№ |
Входы |
Выходы |
|||
Служебные |
Информационные |
Адресные |
|
||
EI |
X1 |
X0 |
A1 |
F |
|
1 |
0 |
– |
– |
– |
0 |
2 |
1 |
– |
0 |
0 |
0 |
3 |
1 |
1 |
– |
1 |
A0 |
На основании табл. разработано устройство
на MUX(2-1):
Рис. 3.6 Подключение мультиплексора:
а – микросхема,
б – механический аналог на переключателе для реализации логической функции