9.Параллельные ацп.
Преобразователи этого типа осуществляют одновременно квантование сигнала с помощью набора компараторов, включенных параллельно источнику сигнала (). Пороговые уровни компараторов установлены с помощью резистивного делителя в соответствии с используемой шкалой квантования. При подаче на такой набор компараторов исходного сигнала на выходах последних будет иметь место проквантованный сигнал, представленный в унарном коде. Для преобразования этого кода в двоичной используются логические схемы, называемые обычно кодирующей логикой.
Рис. 10 Структурная схема АЦП последовательных приближений:
ЦАП (преобразователь код - напряжение);
источник опорного напряжения;
генератор тактовых импульсов;
программное устройство управления.
Рис. 11 Структурная схема 3 - разрядного параллельного АЦП.
Такая чрезвычайно простая структура АЦП делает их самыми быстрыми из известных преобразователей и позволяет достигать частот преобразования 100 ... 200 МГц. Однако их объём приблизительно удваивается с каждым новым разрядом, что в общем ограничивает их число. Необходимое количество компараторов N можно определить по формуле:
,
где
m- разрядность АЦП. Так для построения 6-ти разрядного АЦП потребуется 63 компаратора, для 8-ми разрядного - 255 компараторов, а для 10-ти - 1023 компаратора, что, естественно очень повлияет на стоимость микросхемы. Поэтому обычно число разрядов не превышает 6 ... 8.
Динамические погрешности при работе без устройства выборки и запоминания определяются в первом приближении временем преобразования входного сигнала а унарный код.
10. Последовательно-параллельные ацп.
Этот класс преобразователей (Рис. 12) позволяет в значительной мере уменьшить объём параллельных преобразователей за счет небольшого снижения их быстродействия.
Рис. 12 Структурная схема классического варианта 6-разрядного последовательно-параллельного АЦП.
В приведенном примере 6-разрядного АЦП этого типа используются два 3-разрядных параллельных АЦП. Первый из них вырабатывает три старших разряда выходного кода. Эти же три разряда поступают на вход 3-разрядного ЦАП. Выходной сигнал последнего подается на один вход устройства вычитания, на другой его вход подаётся входной сигнал. Разность сигналов с устройства вычитания поступает на второй 3-разрядный АЦП, вырабатывающий три младших разряда 6-разрядного выходного кода. Т.о. снижая быстродействие преобразования приблизительно в 4 раза (два АЦП, ЦАП, вычитатель) достигается уменьшение числа компараторов более чем в 4 раза (63 компаратора для 6-ти разрядного параллельного АЦП, и 14 для 6-ти разрядного последовательно параллельного АЦП).
Статическая погрешность АЦП такого типа может достигать значения, соответствующего разрешающей способности (8 ... 12) - разрядных АЦП, частота преобразования 10 ... 20 МГц. Динамические погрешности при работе без устройства выборки и запоминания определяются полным временем преобразования, которое в первом приближении является постоянной величиной.