3. Разновидности ттл-схем: Триггеры. Шифраторы и дешифраторы. Счетчики. Регистры сдвига

1. Формирователи импульсов

Для организации работы любого вычислительного устройства между его отдельными узлами должно быть обеспечено правильное соотношение управляющих и информационных сигналов.

Первоочередным источником сигналов в вычислительных устройствах является генератор тактовых импульсов (ГТИ), который создает одиночный импульс или их последовательность. Затем с помощью счетчиков, дешифраторов и регистров сдвига формируются необходимые последовательности сигналов.

В автоматике и ВТ часто возникает необходимость изменения параметров и формы сигнала. Для этого применяют: 1) преобразователи гармонических

1). Преобразователи гармонических сигналов в прямоугольные (рис. 14).

Рис. 14. Преобразователи гармонических сигналов в прямоугольные

Uпор.

2). Устройства задержки фронта импульса (рис.15).

Рис. 15. Устройства задержки фронта импульса

Если

3). Устройства задержки среза импульса (рис. 16).

Рис. 16. Устройства задержки среза импульса

Устройство

4). Устройства задержки импульса (рис. 17).

Устройство

.

Рис. 17. Устройства задержки импульса

5). Формирователи импульсов определенной длительности (рис. 18).

Рис. 18. Формирователи импульсов определенной длительности

Формирователь

входного импульса.

2. Триггеры

Многие логические схемы обладают тем свойством, что их выходные значения зависят не только от текущих значений входов, но и от их значений в прошлом.

Такие схемы обладают памятью и называются последовательностными. ЭВМ вообще и микрокомпьютеры в частности являют собой классические примеры систем, чье поведение зависит от событий в прошлом. Состоянием последовательностной схемы назы­вается то, что отражает итоговое воздействие прошлых входных зна­чений на поведение схемы в данный момент. Другими словами, состоя­ние последовательностной схемы содержит всю ту информацию о прошлых значениях входов, которая нужна для определения настоя­щих и будущих значений выходов.

Для создания последовательностных схем необходимо располагать средствами, позволяющими сохранять информацию о состоянии схемы так, чтобы эта информация участвовала при формировании настоящих и будущих выходных значений. Простейший элемент, используемый для этих целей, – это триггер.

Триггер –

триггеров.

Триггер относится к базовым элементам цифровой техники. Он строится на двух или более логических элементах И-НЕ или ИЛИ-НЕ с применением обратных связей, имеет 2 выхода (прямой Q и инверсный ), сигналы на которых определяют состояние триггера.

Когда на выходной линии Q логическая 1, а на – 0, то гово­рят, что триггер установлен, а состояние, в котором находится триггер, называют единичным. В противном случае говорят, что триггер сброшен (состояние – нулевое).

Триггер имеет несколько входных линий, сигналы на которых вместе с текущим состоянием триггера определяют следующее состоя­ние триггера. От функций входных линий зависит тип триггера.

По функциональному признаку различают триггеры типов RS, D, T, JK и др., в зависимости от типов входов, каждый из которых имеет свое значение:

R – отдельный вход установки триггера в положение 0 (если вход R прямой, то триггер устанавливается в положение логического 0 подачей на вход R логической 1; если вход R инверсный (R’), то триггер устанавливается в положение 0 подачей на вход R’ логического 0);

S – отдельный вход установки триггера в состояние 1 (если вход S прямой, то триггер устанавливается в положение логической 1 подачей на S вход логической 1; если вход S инверсный (S’), то триггер устанавливается в положение 1 подачей на вход S’ логического 0);

D – информационный вход установки триггера в положение, соответствующее логическому уровню на этом входе;

С – синхронный вход;

T – счетный вход.

По способу управления триггеры подразделяются на асинхронные и синхронные (тактовые).

В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на информационный вход.

В синхронных триггерах помимо информационных входов имеется вход тактовых импульсов и переключение производится только при помощи разрешающего, тактирующего импульса.

В зависимости от комбинации входных сигналов триггер или хранит информацию, или принимает новую.

Триггеры применяют при построении более сложных функциональных устройств: счетчиков импульсов, регистров, дешифраторов и т.д., которые в свою очередь являются основой различных цифровых устройств.

Любой сколь угодно сложный триггер представляет собой сочетание простейшего асинхронного RS-триггера и комбинационной схемы управления этим триггером.

1). Асинхронный R’S’-триггер

Асинхронные R’S’-триггеры требуют для своего построения два двухвходовых логических элемента типа И-НЕ или ИЛИ-НЕ.

По информационному входу S’ производится установка триггер в состояние логической 1 (set – установить), а по информационному входу R’ – установка триггера в исходное состояние логического 0 (reset – сброс).

Принцип действия триггера определяется поведением в нем элементов И-НЕ. Активным сигналом по входам S и R этого триггера является уровень 0. Входы S и R – инверсные. В таблице 1 описано функционирование -триггера.

Рис. 19. Схема асинхронного -триггера на элементах И-НЕ. Условное обозначение -триггера.

Таблица 1. Функционирование -триггера

		Q		Примечание
0	0	–	–	Запрещено (состояние является неопределенным)
0	1	1	0	Установка в 1 (если он находился в состоянии 1, то сохраняет предыдущее состояние)
1	0	0	1	Сброс в 0 (если триггер уже находился в состоянии 0, то сохраняет предыдущее состояние)
1	1	Q(t)	Q’(t)	Хранение состояния в предыдущий момент времени (1 или 0). Новое состояние триггера зависит не только от входных сигналов, но и от того, в коком состоянии он находился до поступления этого импульса.

На рисунке 20 дана схема RS-триггера (с прямыми входами). Если входы S и R – прямые, то такой триггер работает в соответствии с таблицей 2.

Рис. 20. Схема асинхронного RS-триггера (с прямыми входами) на элементах И-НЕ. Условное обозначение RS-триггера.

Таблица 2. Функционирование RS-триггера

S	R	Q		Примечание
0	0	Q(t)	Q’ (t)	Хранение
0	1	0	1	Сброс в 0
1	0	1	0	Установка в 1
1	1	–	–	Запрещено

2). Синхронный RS-триггер

Синхронный RS-триггер строится на основе асинхронного триггера, у которого к входам подсоединены два управляющих элемента И-НЕ (рис. 21).

Рис. 21. Схема одноступенчатого синхронного RS-триггера на элементах И-НЕ и его условное обозначение.

Переключение такого триггера происходит только при наличии разрешающего сигнала, подаваемого на вход С (С=1). Функционирование такого триггера осуществляется в соответствии с таблицей переходов (таб. 3).

Таблица 3. Функционирование синхронного RS-триггера

С	S	R	Q	Примечание
1	1	0	1	Установка в 1
1	0	1	0	Сброс в 0
0	0	0	Q(t)	Хранение
0	1	0	Q(t)	Хранение
0	0	1	Q(t)	Хранение
1	1	1	–	Запрещено

Переключение триггера осуществляется при двух первых комбинациях сигналов на входах С, R, S. При трех последующих комбинациях сигналов информация в триггерах сохраняется. Комбинация С=R=S=1 должна быть исключена, т. к. в этом случае = =0, что запрещено для асинхронного триггера. В рассмотренном одноступенчатом триггере прием и передача информации на выходы схемы происходят одновременно. Это приводит к тому, что во время записи информации может произойти нарушение информационного состояния на выходах схемы. Что бы избежать этого, используют двухступенчатые триггеры.

Двухступенчатый синхронный RS-триггер строится на база двух последовательно соединенных одноступенчатых синхронных RS-триггеров со специальной организацией цепи синхронизации с использованием элемента НЕ (рис. 22).

Рис. 22. Схема двухступенчатого синхронного RS-триггера и его условное обозначение

Выходами всей схемы являются выходы второго триггера. Поэтому смена состояния триггера для внешних схем происходит в момент синхросигнала из 1 в 0.

Наибольшее применение нашли RS-триггеры на логических элементах И-НЕ ввиду большей распространенности этих элементов в сериях интегральных микросхем. Синхронные RS-триггеры широко применяются в цифровых устройствах для хранения двоичной информации в течение времени, большего ее существования в исходном источнике, например, для хранения промежуточной информации, передаваемой от счетчиков импульсов и регистров.

3). D-триггер

D-триггер строится на основе асинхронного RS-триггера путем подсоединения дополнительных элементов И-НЕ (рис. 23).

Рис. 23. Схема статического D-триггера на логических элементах И-НЕ и его условное обозначение

Работает D-триггер в соответствии с таблицей переходов (таб. 4).

Таблица 4. Функционирование D-триггера

С	D	Q	Примечание
1	1	1	Установка в 1
1	0	0	Сброс в 0
0	1	Q(t)	Хранение
0	0	Q(t)	Хранение

D-триггер переходит в состояние 1, если в момент прихода синхронизирующего сигнала С=1, на его информационном входе D сигнал 1, т. е. сигналы на С и D входах действуют на асинхронный RS-триггер подобно сигналу . В этом состоянии триггер остается и после окончания сигнала на входе D до прихода очередного синхронизирующего сигнала, возвращающего триггер в состояние 0. Т. е. при D=1, С=0 D-триггер хранит информацию, а при D=0, а С=1, D-триггер переходит в состояние 0, т. к. такая комбинация сигналов действует подобно сигналу .

Таким образом, D-триггер «задерживает» поступившую на его вход информацию на время, равное периоду синхронизирующих сигналов.

В цифровых устройствах нашли широкое применение динамические D-триггеры (рис. 24).

Рис. 24. Динамический D-триггер.

На выходе Q они повторяют логический уровень входа D только в момент перепада потенциала на входе С. Если переключение осуществляется положительным перепадом, то 0 заменяется на 1, на входе С ставится знак , если отрицательным, то 1 заменяется 0, на входе С ставится знак .

Двухступенчатый D-триггер (триггер задержки) показан на рис. 25.

Рис. 25. Двухступенчатый D-триггер и его условное обозначение

Его называют так потому, что при прохождении сигнала через него, осуществляется задержка импульса по времени. В момент положительного перепада на входе С двухступенчатого D-триггера логический уровень выхода D передается на выход первого D-триггера, и только в момент отрицательного перепада импульса этот уровень окажется на выходе Q. Время задержки импульса при прохождении через D-триггер будет определяться продолжительностью импульса, который действует на входе С.

4) Т-триггер

Т-триггер или счетный триггер имеет один информационный вход и переходит в противоположное состояние в результате воздействия на его вход каждого очередного сигнала. Название «счетный» связано с широким его применением в счетчиках импульсов. Т-триггеры делятся на асинхронные и синхронные.

Асинхронный Т-триггер может быть выполнен на базе двух последовательно соединенных асинхронных RS-триггеров с применением обратных связей (рис. 26) или на основе двухступенчатого D-триггера также с использованием обратных связей. При этом вход синхронизации С преобразуется в счетный вход Т-триггера.

Рис. 26. Схема асинхронного Т-триггера и его условное обозначение

Состояние такого Т-триггера меняется на противоположное при каждом изменении сигнала на Т-входе от 1 к 0, т. е. по заднему фронту каждого импульса на Т-входе, т. к. момент начала импульса информации записывается в первый (основной) триггер, а после его окончания передается во второй (вспомогательный) триггер, с выхода Q, которого снимается информация.

Т-триггер может быть построен на логических элементах И-НЕ по схеме на рис. 27.

Рис. 27. Схема Т-триггера на логических элементах И-НЕ.

Работает такой асинхронный Т-триггер так: когда Q=1, а =0, то на входе А=0, т. к. вход А соединен с выходом .

После поступления тактового импульса на вход Т на выходах установится Q=0, а =1, а на входе А=1 и при поступлении следующего тактового импульса опять пройдет смена состояния. Срабатывание такого Т-триггера происходит по переднему фронту сигнала на Т-входе, т. е. при каждом изменении сигнала от0 к 1.

Синхронный Т-триггер получают путем введения дополнительного элемента И, подключаемого к Т-входу (рис. 28).

Рис. 28. Схема синхронного Т-триггера и его условное обозначение

Синхронный Т-триггер, в отличие от асинхронного Т-триггера, реагирует на импульсы, поступающие на вход синхронизации только при подаче на управляющий вход активного уровня (Т=1).

5). JK-триггер

JK-триггер (универсальный) может быть построен на базе двухступенчатого Т-триггера путем использования элементов И-НЕ во входных цепях первого (ведущего) триггера (рис. 29).

Рис. 29. Схема и условное обозначение JK-триггера

JK-триггер можно реализовать с помощью логических элементов И-НЕ (рис. 30).

Рис. 30. Схема JK-триггера на логических элементах И-НЕ

Таблица 4. Функционирование JK-триггера

J	K	Q	Примечание
0	0	Q(t)	Хранение
0	1	0	Сброс в 0
1	0	1	Установка в 1
1	1	Q(t)	Хранение

В отличие от RS-триггера, состояние которого является неопределенным при S=1 и R=1, JK-триггер при J=1 и K=1 по синхроимпульсу (т. е. при С=1) изменяет свое состояние на противоположное, т. е. реализует функции Т-триггера,

Все типы триггеров, реализуемые на основе JK-триггера, дают задержку в появлении выходных сигналов, равную длительность синхронизирующего сигнала, т. к. в момент С=1 информация записывается в первый (ведущий) триггер, а в момент С=0 состояние первого триггера передается во второй (вспомогательный) триггер.