Оперативная память (sdram)

SDRAM - Synchronous Dynamic Random Access Memory – синхронная динамическая память с произвольным доступом

Под синхронностью обычно понимается строгая привязка управляющих сигналов и таймингов к частоте системной шины.

Таким образом смысл синхронности несколько условен: во – первых частота шины памяти может отличаться от частоты системной шины, во – вторых сейчас существуют системы, в которых понятие системной шины становится условным, например платформа Athlon x64, контроллер памяти вшит в ЦП.

Понятие динамической памяти относится ко всем типам оперативной памяти. Это означает, что содержимое в каждой ячейке памятипериодически надо обновлять.

В тоже время статическая память, характеризуется более сложной конструкцией свободно от циклов обновления.

Традиционно понятие RAM, т. е. Память с произвольным доступом противопоставляются устройствам «памяти только на чтение». Но это не совсем верно, т. к. Из этого определения можно сделать вывод, что доступ к устройству типа ROM может осуществяться только в строго последовательном порядке, что в корне неверно.

Микросхемы sdram. Принцип работы

Память SDRAM можно рассматривать как одномерный массив элементов. Это логическая структура памяти. Физически оперативная память состоит из ячеек, каждая из которых способна вмещать один бит данных. Ячейки представляют собой соччетание одного транзистора (ключа) им одного конденсатора (запоминающего элемента).

Доступ к элементам памяти осуществляется с помощью декодеров адреса строки и адреса столбца. Декодер адреса строки передается управляющим сигналом RAS #, колонки CAS #

Схема обращения к ячейке памяти

1. На адресной линии микросхемы памяти подается адрес строки. Одновременно подается сигнал RAS #, который помещает адрес в буфер.

2. После стабилизации сигнала RAS декодер адреса строки выбирает нужную строку и ее содержимое перемещается в усилитель уровня.

3. На адресной линии микросхемы памяти подается адрес столбца, одновременно с этим подается сигнал CAS #.

4. Аналогично 2, только используется сигнал CAS.

5. Сигналы CAS # и RAS # последовательно деактивируются, что позволяет возобновить цикл доступа.

Усилитель уровня – это буфер статической природы, размер которого равен размеру одной строки. Он необходим для осуществления операций чтения и восстановления данных содержащихся в ячейках памяти.

Логическая организация sdram

Главной характеристикой массивов элементов микросхемы SDRAM является ее емкость, выражаемая в количестве бит информации, которую она способна вместить. Составить эту емкость можно разными способами, самым главным является размерность микросхемы. Размерность связана с шириной внешней шины данных микросхемы памяти. Сейчас чаще всего встречаются 8, 16 и 32 битныемикросхемы памяти. Таким образом микросхему памяти емкостью 512 мбит можно составить из:

128 * 1024² * 4 бит

64 * 1024² * 8 бит

32 * 1024² * 16 бит

16 * 1024² * 32 бит

Тайминги

Понятие таймингов тесно связано с задержками возникающими при любых операциях с содержимым ячеек памяти. Это связано с тем, что скорость работы оперативной памяти ограничена. Часто это называют латентностью памяти.

Тайминг памяти состоит из:

1. Минимальное время активности строки (t_ras)

Повторная активация какой либо другой строки не может быть осуществлена до тех пор пока предыдущая строка остается открытой. Таким образом t_ras это минимальный период активности строки от момента ее активации до момента поступления команды подзарядки. Исходя из этого становится важным еще один параметр. Это минимальное время цикла строки t_RC

t_RC – это минимальный промежуток времени между активацией 2-х различных строк.

В тоже время после активации определенной строки одного банка ниччего не мешает активизировать какую либо другую строку другого банка. Тем не менее производителями памяти умышленно вводится дополнительная задержка, которая называется - задержка от активации строки. Причиной введения этой задержки чисто электрическая операция. Активизация строкипотребляет потребребляет значительное количество электрического тока, всвязи с этим их частое осуществление приводит к избыточным нагрузкам устройств потока.

2. Тайминги на чтение/запись данных.

Это тайминг возникает всвязи с тем, что активизация строки памяти требует определенного времени. Всвязи с этим команды ччтения и записи могут быть поданы лишь спустя определенный временной интервал после активации. Он называется задержкой между подачей адреса строки и столбца и называется t_RCD

Существуют две команды чтения:

1. Обычное чтение READ

2. Тение с автоматической подзарядкой READ + AP

Отлиается от первой тем, что после завершения передачи данных автоматически будет подана команда подзарядки строки, когда в первом случае строка останется открытой для осущестления дальнейших операций. RD + AP надежнее, но медленнее.

После подачи команды чтения данные становятся доступными не сразу, а с задержкой в несколько тактов шины памяти, в течение которой данные передаются на внешние выводы микросхемы. Эта задержка называется задержкой сигнала CAS #.

Аналогично происходит в слуае с командами записи. Задержка будет называться t_WR – период восстановления после записи. Она показывает через через сколько можно будет записывать данные в память.

3. Задержки связанные с подзарядкой строки

Цикл чтения и записи данных в строки памяти завершается закрытием открытой строки с помощью команды подзарядки. Обязательность команды зависит от типа памяти.

Последующий доступ к микросхеме памяти становится возможным не сразу, а по истечению интервала времени, который называется временем подзарядки строки.