- •Введение
- •Раздел 1. Математические основы цифровой схемотехники Представление информации в эвм
- •Коды с выявлением ошибок
- •Коды с исправлением ошибок
- •Раздел 2. Алгебра логики и теоретические основы синтеза цифровых устройств Элементы математической логики
- •Формы логических функций и их использование для синтеза логических схем
- •Логические элементы и схемы. Классификация логических устройств
- •Методы минимизации логических функций
- •Раздел 3. Синтез комбинационных схем Этапы построения логической схемы
- •Мультиплексоры и демультиплексоры
- •Дешифраторы и шифраторы
- •Компараторы, сумматоры
- •Раздел 4. Триггерные элементы цифровых устройств Классификация триггеров и их общие характеристики. Асинхронный rs-триггер и его разновидности
- •Асинхронные триггеры с одним входом
- •Cинхронные триггеры Синхронные триггеры со статическим управлением.
- •Синхронные триггеры, построенные по принципу двухступенчатого запоминания информации.
- •Раздел 5. Синтез цифровых автоматов Регистры. Регистр сдвига
- •Счетчики по mod m. Реверсивные счетчики. Синтез последовательных схем
- •Раздел 6. Современное состояние и перспективы развития элементной базы и средств вычислительной техники
Компараторы, сумматоры
К омпаратор (англ. comparator - сравнивающее устройство) — электронная схема, принимающая на свои входы два сигнала и выдающая логический «0» или «1», в зависимости от того, какой из сигналов больше.
Простейший компаратор представляет собой дифференциальный усилитель.
Несколько реже применяются компараторы на основе логических элементов, охваченных обратной связью (например, триггер Шмитта — не компаратор по своей природе, но устройство с очень схожей областью применения).
Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
В зависимости от системы счисления различают:
• двоичные;
• двоично-десятичные (в общем случае двоично-кодированные);
• десятичные;
• прочие (например, амплитудные).
По количеству одновременно обрабатываемых разрядов складываемых чисел:
• одноразрядные,
• многоразрядные.
Таблица истинности четвертьсумматора |
||
a |
b |
S |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
Таблица истинности полусумматора |
|||
a |
b |
S |
Р |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Для сложения двух многоразрядных двоичных чисел используют многоразрядные сумматоры, представляющие собой в простейшем виде последовательное соединение одноразрядных сумматоров
Раздел 4. Триггерные элементы цифровых устройств Классификация триггеров и их общие характеристики. Асинхронный rs-триггер и его разновидности
Триггер - устройство, предназначенное для хранения значения одной логической переменной (или значения одноразрядного двоичного числа, при хранении многоразрядных двоичных чисел для запоминания значения каждого разряда числа используется отдельный триггер). В соответствии с этим триггер имеет два состояния: одно из них обозначается как состояние лог. 0, другое - состояние лог. 1.
Воздействуя на входы триггера, его устанавливают в нужное состояние.
Триггер имеет два выхода: прямой Q и инверсный . Уровнями напряжения на этих выходах определяется состояние, в котором находится триггер: если напряжение на выходе Q соответствует уровню лог. 0 (Q = 0), то принимается, что триггер находится в состоянии лог. 0, при Q = 1 триггер находится в состоянии лог. 1. Логический уровень на инверсном выходе представляет собой инверсию состояния триггера (в состоянии 0 Q = 1 и наоборот).
Триггеры имеют различные типы входов. Приведем обозначение и назначение входов триггеров:
R (от английского RESET) - раздельный вход установки в состояние 0;
S (от английского SET) - раздельный вход установки в состояние 1;
K - вход установки универсального триггера в состояние 0;
J - вход установки универсального триггера в состояние 1;
T - счетный вход;
D (от английского DELAY) - информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
C - управляющий (синхронизирующий) вход.
Наименование триггера определяется типами его входов. Например, RS-триггер - триггер, имеющий входы типов R и S.
По характеру реакции на входные сигналы триггеры делятся на два типа: асинхронные и синхронные. Асинхронный триггер характеризуется тем, что входные сигналы действуют на состояние триггера непосредственно с момента их подачи на входы, в синхронных триггерах - только при подаче синхронизирующего сигнала на управляющий вход С.
Рассмотрим общие характеристики основных типов триггеров. Каждый тип триггера характеризует таблица переходов (табл.1).
Таблица 1 |
||||||||||
а) |
|
б) |
||||||||
S |
R |
Q |
J |
K |
Q |
|||||
0 |
0 |
Q0 |
0 |
0 |
Q0 |
|||||
0 |
1 |
0 |
0 |
1 |
0 |
|||||
1 |
0 |
1 |
1 |
0 |
1 |
|||||
1 |
1 |
* |
1 |
1 |
0 |
|||||
в) |
|
г) |
||||||||
D |
Q |
T |
Q |
|||||||
0 |
1 |
0 |
Q0 |
|||||||
1 |
1 |
1 |
0 |
Таблица 1,б является таблицей переходов JK-триггера. Этот тип триггера отличается от RS-триггера отсутствием запрещенной комбинации входных сигналов, при J = K = 1 триггер устанавливается в состояние, противоположное текущему состоянию Q0.
Таблица 1,в является таблицей переходов D-триггера. Триггер устанавливается в состояние, соответствующее уровню сигнала на входе 0.
Таблица 1,г определяет работу Т-триггера. При входном сигнале Т = 0 триггер сохраняет текущее состояние Q0, при входном сигнале Т = 1 триггер переключается в состояние, противоположное текущему.
Асинхронные триггеры. RS-триггер с прямыми входами.
Логическая структура триггера представлена на рис. 1,а. Триггер построен на двух логических элементах ИЛИ-НЕ, связанных таким образом, что выход каждого элемента подключен к одному из входов другого. Такое соединение элементов в устройстве обеспечивает два устойчивых состояния, в чем легко убедиться.
Существуют разновидности RS-триггера, носящие название Е-, R- и S-триггеров, для которых сочетание S=1 и R=1 не является запрещенным.