1.2 Центральна шина.
У центральну шину входять шина адреси, шина даних і шина керування.
Шина адреси - 16-розрядна, спрямована від мікропроцесора шина, що виконує 2 функції:
передачу адреси комірки пам'яті при звертанні до пам'яті, максимально можливий обсяг якої становить 21б=65536 байт.
• передачу адреси зовнішнього пристрою при виконанні команд IN й OUT. У цьому випадку 8-розрядний ПВВ з'являється на виводах A0 - А7 і дублюється на виводах А8 - А15. Фактично для передачі адреси ПВВ використається тільки 8 розрядів, тому можна адресувати 256 різних зовнішніх ПВВ.
Шина даних - 8-розрядна шина, що виконує 2 функції:
передачу керуючого слова
обмін даними між регістрами мікропроцесора й блоками МПС.
Шина керування складається з 4 ліній. По цих лініях передаються сигнали: MEMW - запис на запис, MEMR - читання пам'яті, INIT - скидання або початкова установка, CLK - послідовність імпульсів, що знімає з виходу Ф1 тактового генератора. Сигнали MEMW й MEMR указують також на читання або запис регістрів периферійних ВІС.
1.3 Модуль пам'яті.
В даній МПС використовується сторінковий метод організації пам’яті. Його реалізація передбачає декілька етапів:
1) Вибір дешифратора сторінок:
NвихDC= NCTP= Vmax / VmaxВІС
Як приклад розглянемо Vmax = 216=65536 байт;
VmaxВІС =210=1024 байта;
Тоді NвихDC= NCTP= 65536 / 1024 = 64 сторінки; NBbIxDC=64.
2) Організація входів дешифратора:
NвxDC=nША-nВІС.
В нашому випадку NвxDC = 16 - 10 =6 входів.
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
входи дешифратора |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
|||||
адресація комірки пам'яті на сторінці |
|||||||||||||||
3) Організація ОЗП (ПЗП) на сторінці:
NВІС= mШД / mВІС;
Як приклад розглянемо mШД = 8 біт;
mОЗП = 8 біт;
mПЗП = 4 біти;
Тоді кількість ВІС на сторінці буде складати:
Для ОЗП NОЗП = 8 / 8 = 1;
Для ПЗП NПЗП = 8 / 4 = 2;
Дешифратор з 64 виходами не випускається. Тому потрібно використовувати реальні мікросхеми з нарощуванням розрядності (наприклад, 2 дешифратори 3 на 8 — К155ИД7) Входи D0 - D2 одного дешифратори підключаються до розрядів шини адреси А10 - А12, а входи іншого - до розрядів А13 - А15. Весь адресний простір розбивається на блоки по 8 сторінок. Дешифратор, що підключений до розрядів А10 - А12 вибирає сторінку в блоці, а дешифратор який підключений до розрядів А13 - А15 - блок в адресному просторі. При виборі сторінки активізуємі виходи в дешифраторів повинні надходити на входи елемента АБО, а вихід елемента АБО - на входи CS обраної сторінки. Виходи дешифратору, які вибирають не використовувані сторінки в даній роботі, залишаються вільними.