- •Материнская плата
- •2)Типы шин расширения пк
- •3)Взаимодействие устройств
- •4)Как цпу реагирует на прерывание
- •5)Выбор линии irq для устройств, которые взаимодействуют с цпу.
- •7)Каскадные irq.
- •8)Передача информации вслед за irq.
- •10)Обмен большими объемами данных с устройством.
- •11)Прямой доступ к памяти dma.
- •12)Автоматическая конфигурация устройства Plug- and –Play
- •13)Устранение конфликтов устройств
- •14)Использование диспетчера устройств для контроля или изменения используемых устройствами ресурсов.
- •16)Отображение информации о bios на экране
- •17)Примеры звуковых кодов bios
- •18)Эффективное использование cmos настроек
- •19)Доступ к настройкам cmos-памяти ,
- •20)Cmos –память
- •21)Настройка расширенных данных конфигурации системы escd
- •24)Параметры дисковода игнор ос.
- •25)Указание геометрических параметров жесткого диска
- •26)Включение функции параллельного порта
- •27)Уровни хранения информации
- •28)Динамическое озу dram
- •29)Статическое озу sram
- •30)Компоновка модулей ram
- •30)Банки памяти
- •31)Скоростные показатели работы микросхем памяти
- •32)Чередование адресов памяти
- •34) Ускоренный страничный обмен fpm
- •35)Синхронная динамическая озу sdram.
- •36)Память rambus
- •37) Видеопамять videoram
- •38)Типы памяти
- •39)Системный реестр windows
- •40)Редактор системного реестра RegEdit
- •41)Структура реестра
- •43)Поиск и изменение данных реестра
- •44)Просмотр драйверов устройств, установленных в ос
- •45)Проверка системных драйверов
- •46)Восстановление системного реестра из резервной копии
- •47)Периферийные устройства. Классификация. Назначение.
- •48)Критерии выбора периферийных устройств
- •49) Способы обмена данными между ву и эвм
- •50) Интерфейс периферийного устройства. Контроллер. Адаптер. Принципы функционирования.
- •51) Контроллер последовательной асинхронной передачи данных и приема.
- •52) Контроллер последовательной синхронной передачи данных и приема.
- •53)Контроллер параллельной передачи данных и приема.
- •54)Дистанционная связь. Виды. Структура. Характеристики
- •55) Цап. Ацп. Аналогово-цифровое преобразование сигнала.
- •56)Организация прерываний в эвм. Программные и аппаратные.
- •57)Прерывания. Программный опрос. Использование векторов прерываний.
- •58) Организация прямого доступа к памяти (пдп).
- •61)Клавиатура. Принцип работы и интерфейс.
- •64)Видеосистема. Принцип вывода изображения.
- •65) Графический режим отображения информации
- •66)Текстовый режим отображения
- •69)Управление клавиатурой
- •70)Доступ к отдельным клавишам
- •72)Управление выводом на терминал.
- •73)Режим управления курсором
- •75) Вывод точечной графики на дисплей.
- •76)Управляющие регистры принтера
- •78)Передача информации от манипулятора «мышь»
- •79)Обслуживание прерываний
- •80)Регистры управления параллельным портом.
- •81) Передача информации через параллельный порт
- •82)Доступ к последовательному порту.
- •Использование специальных устройств ввода-вывода.
- •85)Устройство, типы и работа манипулятора «мышь»
52) Контроллер последовательной синхронной передачи данных и приема.
Простой контроллер для синхронной передачи данных в ВУ по последовательной линии связи (последовательный интерфейс) представлен на рис. 11.
Восьмиразрядный адресуемый буферный регистр контроллера А1 служит для временного хранения байта данных до его загрузки в сдвиговый регистр. Запись байта данных в буферный регистр из шины данных системного интерфейса производится так же, как и в параллельном интерфейсе только при наличии единицы в одноразрядном адресуемом регистре состояния контроллера А2. Единица в регистре состояния указывает на готовность контроллера принять очередной байт в буферный регистр. Содержимое регистра А2 передается в процессор по одной из линий шины данных системного интерфейса и используется для формирования управляющего сигнала системного интерфейса «Готовность ВУ». При записи очередного байта в буферный регистр А1 обнуляется регистр состояния А2.
Преобразование данных из параллельного формата, в котором они поступили в буферный регистр контроллера из системного интерфейса, в последовательный и передача их в линию связи производятся в сдвиговом регистре с помощью генератора тактовых импульсов и двоичного 3-разрядного счетчика импульсов следующим образом.
Последовательная линия связи контроллера с ВУ подключается к выходу младшего разряда сдвигового регистра. По очередному тактовому импульсу содержимое сдвигового регистра сдвигается на один разряд вправо, и в линию связи «Данные» выдается значение очередного разряда. Одновременно со сдвигом в ВУ передается по отдельной линии «Синхронизация» тактовый импульс. Таким образом, каждый передаваемый по линии «Данные» бит информации сопровождается синхронизирующим сигналом по линии «Синхронизация», что обеспечивает его однозначное восприятие на приемном конце последовательной линии связи.
Количество переданных в линию тактовых сигналов, а следовательно, и переданных бит информации подсчитывается счетчиком тактовых импульсов. Как только содержимое счетчика становится равным 7, т.е. в линию переданы 8 бит (1 байт) информации, формируется управляющий сигнал «Загрузка», обеспечивающий запись в сдвиговый регистр очередного байта из буферного регистра. Этим же управляющим сигналом устанавливается в 1 регистр состояния. Очередным тактовым импульсом счетчик будет сброшен в 0, и начнется очередной цикл выдачи восьми битов информации из сдвигового регистра в линию связи.
Синхронная последовательная передача отдельных битов данных в линию связи должна производиться без какого-либо перерыва, и следующий байт данных должен быть загружен в буферный регистр из системного интерфейса за время, не превышающее времени передачи восьми битов в последовательную линию связи.
При записи байта данных в буферный регистр обнуляется регистр состояния контроллера. Нуль в этом регистре указывает, что в линию связи передается байт данных из сдвигового регистра, а следующий передаваемый байт данных загружен в сдвиговый регистр.