- •1. Основы микросхемотехники ИС
- •1.1. Основные термины и определения
- •1.2. Этапы и направления развития ИС
- •1.3. Классификация ИС
- •1.3.4. Классификация по степени интеграции
- •1.4. Последовательность разработки ИС
- •2. Основы цифровой техники
- •2.3. Основные логические операции
- •2.4. Формы представления логической функции
- •2.5. Структурное проектирование цифровых схем комбинационного типа
- •3. Основные параметры и характеристики ЦИС
- •3.1. Основные параметры ЦИС
- •3.2. Характеристики ЦИС
- •3.3. Определение измеряемых параметров по характеристикам
- •4.1. Формирование биполярных транзисторов
- •4.3. Эквивалентная модель интегрального n–p–n биполярного транзистора
- •4.4. Режимы работы биполярного транзистора
- •4.6. Статические ВАХ транзистора
- •5. Диоды в интегральных схемах
- •5.1. Модель идеального диода
- •5.2. Эквивалентная схема интегрального диода
- •5.3. Аппроксимации ВАХ диода
- •5.4. Варианты реализации интегральных диодов
- •6. Пассивные элементы ИС
- •6.1. Основные параметры резисторов
- •6.2. Реализация интегральных резисторов
- •6.4. Реализация интегральных конденсаторов
- •7. Элементная база статических ЦИС на биполярных транзисторах
- •7.1. Резисторно-транзисторная логика (РТЛ)
- •7.1.1. Характеристики РТЛ
- •7.2. Эмиттерно-связанная логика (ЭСЛ)
- •7.2.1. Принцип работы
- •7.2.2. Входная характеристика
- •7.2.3. Передаточная характеристика
- •7.2.4. Выходная характеристика
- •7.2.6. Многоярусные ЭСЛ (МяЭСЛ)
- •7.3. Диодно-транзисторная логика
- •7.3.1. Расчет передаточной и входной характеристик
- •7.3.2. Выходная характеристика
- •7.3.3. Влияние нагрузки на логические уровни
- •7.4. Транзисторно-транзисторная логика
- •7.4.1. ТТЛ-элемент с простым инвертором
- •7.4.2. Передаточная характеристика
- •7.4.3. Входная характеристика
- •7.4.4. Выходная характеристика
- •7.4.6. Основные параметры
- •7.4.7. Многоэмиттерный транзистор
- •7.4.8. ТТЛ-элемент со сложным выходным каскадом
- •7.4.9. Модификация логического элемента
- •7.5. Интегральная инжекционная логика
- •7.5.2. Реализация логических функций
- •8. Полевые транзисторы
- •8.1. Типы полевых транзисторов
- •8.2. Определение физических параметров
- •8.3. модель полевого транзистора
- •8.4. Режимы работы и уравнения ВАХ полевого транзистора
- •9. Элементная база на полевых транзисторах
- •9.2. Передаточная характеристика и параметры инвертора с линейной нагрузкой
- •9.3. Передаточная характеристика и параметры инвертора с нелинейной нагрузкой
- •9.4. Передаточная характеристика и параметры инвертора с квазилинейной нагрузкой
- •9.5. Передаточная характеристика и параметры инвертора с токостабилизирующей нагрузкой
- •9.6. Передаточная характеристика и параметры комплементарного инвертора
- •9.8. Логические элементы на МОП-транзисторах
- •9.9. Определение эквивалентной крутизны группы переключающих транзисторов
- •9.11. Влияние параметров транзисторов на характеристики логического элемента
- •9.12. Сопряжение ТТЛ- и КМОП-схем
|
|
|
|
|
|
|
|
(I |
|
|
|
) = |
|
|
|
|
æ |
U |
1 |
-UИП |
|
U |
0 |
-UИП |
ö |
|
|||||||
P |
= |
U |
ИП |
R3 |
+ I |
R4 |
U |
ИП |
ç |
|
+ |
|
÷ |
= |
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
2 ЭП |
|
|
|
|
|
|
|
|
ç |
|
|
|
R3(4) |
R3(4) |
÷ |
|
|||||||||||||||||
|
|
|
|
|
|
|
(U1 +U 0 |
- 2UИП ) |
|
è |
|
|
|
ø |
|
||||||||||||||||||
= |
|
UИП |
|
= |
2 |
|
U |
ИП |
|
(UОП -UИП ) |
. |
|
|
||||||||||||||||||||
|
|
|
|
|
|
||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
R3(4) |
|
|
|
|
|
|
|
|
|
|
|
R3(4) |
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
7.2.6. Многоярусные ЭСЛ (МяЭСЛ)
Многоярусное включение переключателей тока в схемах ЭСЛ позволяет расширить логические возможности схемы. Рассмотрим схему, имеющую три входа (A, B, C) и восемь выходов (F1 - F8) (рис.7.21).
R1 |
R2 F2 |
R3 |
R4F4 |
F5 |
R5 |
R6F6 |
F7 |
R7 |
R8 |
F1 |
T2 |
F3 |
T4 |
T5 |
T6 |
T7 |
F8 |
||
T1 |
T3 |
|
|
T8 |
|||||
C |
|
|
|
|
|
|
|
|
|
UОП3 T9 |
|
|
T10 |
|
T11 |
|
|
|
T12 |
B |
|
|
UОП2 |
|
|
|
|
||
|
T13 |
|
|
|
|
|
T14 |
|
|
|
A |
|
|
|
|
|
UОП1 |
|
|
|
|
|
|
|
I0 |
−UИП |
|
||
|
|
|
|
|
|
|
Рис.7.21. Электрическая схема многоярусной ЭСЛ
Принцип работы МяЭСЛ аналогичен принципу работы обычной ЭСЛ-схемы. Опорные напряжения UОП1, UОП2, UОП3 выбраны таким образом, чтобы уровни входных логических напряжений нуля были ниже, а уровни входных логических напряжений едини-
109
цы были выше опорных напряжений в соответствующих ярусах. Ток I0 в зависимости от комбинации входных сигналов протекает только в одной ветви.
Для заполнения таблицы истинности рассмотрим первую комбинацию входных сигналов, когда A = 0, B = 0, C = 0 (табл.7.3). В этом случае входные напряжения меньше опорных напряжений, поэтому ток I0 протекает через транзисторы Т14, Т11, Т6 и резистор R6. Таким образом, за счет падения напряжения на резисторе R6 только на выходе F6 будет низкое выходное напряжение - уровень логического нуля. Поскольку в остальных ветвях ток не протекает, т.е. нет падения напряжения на резисторах, на выходах формируется высокое напряжение (равное потенциалу земли) - уровень логической единицы.
Подобным образом рассмотрев все возможные комбинации входных сигналов, заполним таблицу истинности (табл.7.3). В примечании указаны элементы, через которые протекает ток I0 в соответствующем состоянии входных напряжений.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Таблица 7.3 |
|
|
|
|
|
Таблица истинности МяЭСЛ |
|||||||||
Входные |
|
|
|
Выходные уровни |
|
|
Примечания |
|||||||
|
уровни |
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
A |
|
B |
C |
F1 |
|
F2 |
F3 |
F4 |
F5 |
F6 |
|
F7 |
F |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8 |
|
0 |
|
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
0 |
|
1 |
1 |
Т14, Т11, Т6 и R6 |
0 |
|
0 |
1 |
|
|
|
|
|
0 |
|
|
|
|
Т14, Т11, Т5 и R5 |
0 |
|
1 |
0 |
|
|
|
|
|
|
|
|
0 |
|
Т14, Т12, Т7 и R7 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
0 |
Т14, Т12, Т8 и R8 |
1 |
|
0 |
0 |
|
|
|
0 |
|
|
|
|
|
|
Т13, Т10, Т3 и R3 |
1 |
|
0 |
1 |
|
|
|
|
0 |
|
|
|
|
|
Т13, Т10, Т4 и R4 |
1 |
|
1 |
0 |
|
|
0 |
|
|
|
|
|
|
|
Т13, Т9, Т2 и R2 |
1 |
|
1 |
1 |
0 |
|
|
|
|
|
|
|
|
|
Т13, Т9, Т1 и R1 |
Считаем макстермы нулевых значений логической функции, чтобы записать алгебраические выражения по выходам F1 - F8 в совершенной конъюнктивной форме:
110
− |
− |
− |
|
|
|
|
|
|
|
|
|
|
F1 = (0 + A+ B+ C) = |
A × B × C |
; |
||||||||||
− |
− |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
F2 = (0 + A+ B+ C) = A × B × |
C |
; |
||||||||||
− |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
F3 = (0 + A+ B |
+ C) = A × |
B |
× |
C |
; |
|||||||
− |
|
− |
|
|
F4 = (0 + A+ B + C) = A × B × C ;
−
F5 = (0 + A + B + C) = A × B × C ;
F6 = (0 + A + B + C = A × B × C ;
−
F7 = (0 + A + B+ C) = A × B × C ;
− −
F8 = (0 + A + B+ C) = A × B ×C .
Достоинства этой схемы:
1)имеем универсальный элемент, так как на выходах схемы получили полный набор минтермов для входных переменных. На универсальном элементе можно реализовать любую логическую функцию;
2)мощность потребления МяЭСЛ-схемой равна мощности обычного ЭСЛ-элемента, так как ток генератора тока I0 протекает только в одной ветви дерева;
3)быстродействие МяЭСЛ практически совпадает с
быстродействием обычной ЭСЛ.
Условием быстродействия является обеспечение НАР работы всех транзисторов переключателя тока. При этом:
1)верхний ярус должен иметь стандартные выходные логические уровни –U0 = –1,6 В, U1 = –0,8 В;
2)уровни входных сигналов определяются соответствующим опорным напряжением и логическим перепадом
U1 =UБmaxi =UОПi + DU2 Л ,
где i - номер яруса;
111
3)опорные напряжения задаются для обеспечения более высокого потенциала коллектора, чем базы для НАР работы транзисторов.
Содной стороны,
UКi =UОПi+1 -UБЭН ;
с другой стороны,
UКmini ³ UБmaxi .
После подстановки получим:
UОПi+1 -UБЭН ³UОПi + DU2 Л ;
UОПi+1 -UОПi ³UБЭН + DU2 Л ;
4)количество ярусов L ограничивается напряжением питания и определяется следующим образом:
|
L = |
|
UИП |
|
-UГТ - DU |
Л |
, |
|||
|
|
|
||||||||
|
|
UБЭН + |
|
DUЛ |
|
|
||||
|
|
|
|
|
|
|||||
|
|
|
2 |
|
|
|
||||
|
|
|
|
|
|
|
|
|
||
где UГТ - падение напряжения на генераторе тока I0. |
||||||||||
При |
|
|
|
|
|
|
|
|
|
|
UИП = –5,2 В, UГТ = UБЭН = 0,8 В, |
∆UЛ = 0,8 В |
|||||||||
получим |
5,2 - 0,8 - 0,8 = |
3,6 = 3 |
|
|
||||||
L = |
|
|
||||||||
|
0,8 + 0,4 |
1,2 |
|
(яруса). |
||||||
|
|
|
|
|
|
|
|
|
Рассмотрим различные варианты объединения выходов с точки зрения выполняемой логической функции МяЭСЛ.
1. Объединение выходов в переключателе тока приведет к реализации любой логической функции (рис.7.22).
В результате на выходах F1* и F2* :
F1* = F1 × F3 × F5 × F7 = (A × B × C) × (A × B × C) × (A × B × C) × (A × B × C) = = A × B × C + A × B × C + A × B × C + A × B × C;
F2* = F2 × F4 × F6 × F8 = F1*.
112
F1* |
R1* |
|
|
|
|
R2* |
F2* |
|
T1 |
T2 |
T3 |
T4 |
T5 |
T6 |
T7 |
||
T8 |
||||||||
C |
|
|
|
|
|
|
|
|
UОП3 T9 |
|
|
T10 UОП2 T11 |
|
|
T12 |
||
B |
|
|
|
|
|
|
|
|
|
T13 |
|
|
|
|
T14 |
|
|
|
A |
|
|
|
|
UОП1 |
|
|
|
|
|
|
I0 |
|
−UИП |
|
|
|
|
|
|
|
|
|
Рис.7.22. Преобразованная электрическая схема многоярусной ЭСЛ
2. Параллельное соединение выходов - подключение единой нагрузки к выходам эмиттерных повторителей - позволяет реализовать функцию ПРОВОДНОЕ (МОНТАЖНОЕ) ИЛИ (рис.7.23 и
табл.7.4).
F = F1 + F2.
Таблица 7.4
Таблица истинности при параллельном соединении выходов МяЭСЛ
F1 |
F2 |
F |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
113